

VARIADOR DE FRECUENCIA TRIFÁSICO VSI DE DOS NIVELES CON ESTRATEGIA DE CONTROL PARA MINIMIZAR EL CONTENIDO ARMÓNICO

AUTOR: HÉCTOR MANUEL ZABALETA MEZA

UNIVERSIDAD DE PAMPLONA FACULTAD DE INGENIERÍAS Y ARQUITECTURA DEPARTAMENTO DE INGENIERÍAS ELECTRÓNICA, ELÉCTRICA, SISTEMAS Y TELECOMUNICACIONES PROGRAMA DE INGENIERÍA ELÉCTRICA PAMPLONA, NORTE DE SANTANDER 2017

VARIADOR DE FRECUENCIA TRIFÁSICO VSI DE DOS NIVELES CON ESTRATEGIA DE CONTROL PARA MINIMIAR EL CONTENIDO ARMÓNICO

AUTOR: HÉCTOR MANUEL ZABALETA MEZA

Tesis o trabajo de investigación presentada(o) como requisito parcial para optar al título de: **Ingeniero Eléctrico**

Director:

LUIS DAVID PABÓN FERNÁNDEZ

M.Sc. Control Industrial

Codirector:

EDISON ANDRÉS CAICEDO PEÑARANDA

Ingeniero Eléctrico

UNIVERSIDAD DE PAMPLONA FACULTAD DE INGENIERÍAS Y ARQUITECTURA DEPARTAMENTO DE INGENIERÍAS ELECTRÓNICA, ELÉCTRICA, SISTEMAS Y TELECOMUNICACIONES PROGRAMA DE INGENIERÍA ELÉCTRICA PAMPLONA, NORTE DE SANTANDER 2017

VARIADOR DE FRECUENCIA TRIFÁSICO VSI DE DOS NIVELES CON ESTRATEGIA DE CONTROL PARA MINIMIZAR EL CONTENIDO ARMÓNICO

FECHA DE INICIO DEL TRABAJO: ABRIL DE 2017. FECHA DE TERMINACIÓN DEL TRABAJO: DICIEMBRE DE 2017.

NOMBRES Y FIRMAS DEL DIRECTOR Y JURADOS DE SUSTENTACIÓN:

DIRECTOR: MSC. LUIS DAVID PABÓN FERNÁNDEZ

JURADO 1: PH.D. ALDO PARDO GARCÍA

JURADO 2: MSC. JORGE LUIS DÍAS RODRIGUEZ

UNIVERSIDAD DE PAMPLONA FACULTAD DE INGENIERÍAS Y ARQUITECTURA DEPARTAMENTO DE INGENIERÍAS ELECTRÓNICA, ELÉCTRICA, SISTEMAS Y TELECOMUNICACIONES PROGRAMA DE INGENIERÍA ELÉCTRICA PAMPLONA, NORTE DE SANTANDER 2017

(Dedicatoria o lema)

Principalmente, a mi madre por su apoyo y comprensión, sus oraciones y bendiciones para ayudarme a continuar.

A mi padre por contagiarme de su lucha y perseverancia ante cualquier situación.

A todas aquellas personas que están cerca de mí brindando su apoyo y sienten este logro como suyo.

Agradecimientos

A los ingenieros Luis David Pabón Fernández y Edison Andrés Caicedo Peñaranda por la confianza y apoyo. Al Dr. Aldo Pardo García y al decano de la facultad de Ingenierías y Arquitectura de la Universidad de Pamplona Jorge Luis Díaz, sus obras han incentivado el desarrollo de este trabajo.

A mis compañeros de estudio que brindaron su compañía y consejos.

A la Universidad de Pamplona y el programa de Ingeniería Eléctrica por su colaboración académica y administrativa.

Pensamientos

"No pretendamos que las cosas cambien, si siempre hacemos lo mismo. La crisis es la mejor bendición que puede sucederle a personas y países, porque la crisis trae progresos. La creatividad nace de la angustia como el día nace de la noche oscura. Es en la crisis que nace la inventiva, los descubrimientos y las grandes estrategias. Quien supera la crisis se supera a sí mismo sin quedar 'superado'.

Quien atribuye a la crisis sus fracasos y penurias, violenta su propio talento y respeta más a los problemas que a las soluciones. La verdadera crisis, es la de la incompetencia. El inconveniente de las personas y los países es la pereza para encontrar las salidas y soluciones. Sin crisis no hay desafíos, sin desafíos la vida es una rutina, una lenta agonía. Sin crisis no hay méritos. Es en la crisis donde aflora lo mejor de cada uno, porque sin crisis todo viento es caricia. Hablar de crisis es promoverla, y callar en la crisis es exaltar el conformismo. En vez de esto, trabajemos duro. Acabemos de una vez con la única crisis amenazadora, que es la tragedia de no querer luchar por superarla."

Albert Einstein

Resumen

En este proyecto se diseña un variador de frecuencia trifásico VSI de dos niveles para la implementación en los laboratorios del programa de Ingeniería Eléctrica de la Universidad de Pamplona.

La metodología aplicada consiste en una minuciosa búsqueda bibliográfica de las diferentes topologías de variadores de frecuencia, por consiguiente, la teoría sobre los componentes de electrónica de potencia a utilizar para el diseño, se continúa con las respectivas simulaciones del control aplicado a los componentes semiconductores del inversor trifásico para luego proceder con su construcción. El diseño se realizará teniendo en cuenta los componentes que se encuentran en el mercado y que son más asequibles.

Posteriormente, se realizará el diseño del algoritmo y se aplica al variador de frecuencia para finalmente realizar pruebas y mediciones. Los resultados de estas pruebas y mediciones se compensarán dentro del libro con sus respectivas conclusiones.

Palabras clave: armónicos, algoritmo, motor de inducción, PWM, rectificador, inversor, IGBT, opto-acoplador.

Abstract

In this project, a three-phase VSI two-level frequency inverter is designed for the implementation in the laboratories of the Electrical Engineering program of the University of Pamplona because there is not one that presents good energy quality, high efficiency and low harmonic content.

The applied methodology consists in a meticulous bibliographic search of the different topologies of frequency inverter, therefore, the theory on the components of power electronics to be used for the design, continues with the respective simulations of the control applied to the semiconductor components of the three-phase inverter to then proceed with its construction. The design will be made taking into account the components that are in the market and that are more affordable.

Subsequently, the algorithm design will be performed and applied to the frequency inverter to finally perform tests and measurements. The results of these tests and measurements will be compensated within the book with their respective conclusions.

Keywords: harmonics, algorithm, induction motor, PWM, rectifier, inverter, IGBT, optocoupler

Contenido

Pág.

Resumen y Abstract	XI
Introducción	15
Jmen y Abstract	15
2. 3. PLANTEAMIENTO DEL PROBLEMA Y JUSTIFICACIÓN	16
2.1 FORMULACIÓN DEL PROBLEMA:	. 16
2.2 JUSTIFICACIÓN DE LA INVESTIGACIÓN:	. 16
3. DELIMITACIÓN	18
3.1 OBJETIVO GENERAL:	. 18
3.2 OBJETIVOS ESPECÍFICOS:	. 18
4. CAPÍTULO 1: MARCO TEÓRICO	19
4.1 RECTIFICADORES DE DIODOS DE LÍNEA DE FRECUENCIA DE CA – CC	. 19
4.2 RECTIFICADORES TRIFÁSICOS DE PUENTE COMPLETO	. 20
4.3 TRANSISTORES BIPOLARES DE PUERTA AISLADA (IGBT)	. 22
4.4 INVERSORES DE CC – CA DE MODO CONMUTADO	. 25
4.4.1 INVERSORES MODULADOS POR ANCHO DE PULSOS	26
4.5 INVERSORES TRIFÁSICOS	. 27
4.5.1 PWM EN INVERSORES TRIFÁSICOS DE FUENTES DE VOLTAJE	27
4.5.2 CONDUCCIÓN DEL INVERSOR TRIFÁSICO	29
4.6 CONVERTIDORES DE FRECUENCIA VARIABLE	. 30
4.6.1 ACCIONAMIENTOS PWM-VSI DE FRECUENCIA VARIABLE	31
4.6.2 IMPACTO DE LOS ARMÓNICOS DE PWM-VSI	32
4.7 FUNDAMENTOS DE LA MODULACIÓN PWM	. 33
4.7.1 MODULACIÓN PWM BASADA EN PORTADORA (CB-PWM)	33
4.8 MÉTODOS PWM CONTINUOS (CPWM)	. 35
4.8.1 LA MODULACIÓN PWM SINUSOIDAL (SPWM)	35
4.8.2 INYECCIÓN DEL TERCER ARMÓNICO	38
4.8.3 PWM CON VECTORES ESPACIALES BASADA EN PORTADORA	40
4.9 MÉTODOS PWM DISCONTINUOS [DPWM]	. 41
4.9.1 DPWM1	42
4.9.2 DPWMMax	42
4.9.3 DPWM2	43
4.9.4 DPWM0	44
4.9.5 DPWM3	45

4.9.6 DPWMMin	45 46
4.10.1 MÉTODO PWM DISCONTINUO GENERALIZADO (GENERALIZED	
DISCONTINUOUS PWM (GDPWMI)	
4.10.2 MÉTODO PWM HÍBRIDO DISCONTINUO	
4.10.3 MODULACIÓN PWM DE VECTORES ESPACIALES (SVPWM)	
4.11 SECUENCIAS DE CONMUTACIÓN	50
4.12 CARACTERÍSTICAS DE LAS TÉCNICAS DE MODULACIÓN PWM	52
5. CAPÍTULO 2: SIMULACIÓN	54
5.1 SPWM	54
5.2 SVPWM	60
5.3 THIPWM	64
6. CAPÍTULO 3: DISEÑO	70
6.1 DIAGRAMA DE BLOQUES DEL INVERSOR	70
6.2 MÓDULO RECTIFICADOR DE SEIS INTERRUPTORES	71
6.3 FILTRO CAPACITIVO PARA EL RECTIFICADOR	75
6.3.1 CIRCUITO DE CARGA Y DESCARGA DEL CAPACITOR	76
6.4 MODULO PUENTE INVERSOR CON IGBT's	80
6.4.1 SELECCIÓN DE LOS IGBT's	
6.4.2 MODULO DE IGBT "SIX-PACK"	
6.5 CIRCUITO CONTROLADOR DE IGBT's (DRIVER)	
6.5.1 CALCULU DE LOS CONDENSADORES	85
6.6 CIRCUITOS DE ACOPLAMIENTO OPTICO DE SENALES	87
	90
6.8.1 CÁLCULO DE LA RESISTENCIA TÉRMICA DE UN DISIPADOR	90 101
	105
6.10 CÁLCULOS DE DISIPADOR DE LOS REGULADORES	106
6 10 1 REGULADOR M7415	106
6.10.2 REGULADOR LM7405	107
6.11 PROTECCIONES	107
6.12 JUSTIFICACIÓN DEL USO DE UNA FPGA	108
6.13 INTERFAZ	108
7. CAPÍTULO 4: ALGORITMO DE OPTIMIZACIÓN	114
8. CAPÍTULO 5: PRUEBAS Y MEDICIONES	123
9. CONCLUSIONES Y RECOMENDACIONES	131
9.1 CONCLUSIONES	131
9.2 RECOMENDACIONES	132
10. BIBLIOGRAFÍA	136

1. INTRODUCCIÓN

El presente trabajo consiste en el diseño y construcción de un inversor trifásico utilizando la técnica PWM y algoritmo genético para conseguir una notable reducción del contenido armónico, con elementos de potencia como son los módulos de IGBT's de la FUJI ELECTRIC. Se construirá un módulo funcional cuya aplicación fundamental será en la variación de la velocidad de motores trifásicos de inducción.

Para alcanzar estos objetivos principalmente se presentan sus respectivas aplicaciones y utilidades de los mismos, paso seguido se analiza los circuitos que describen al motor de inducción y su comportamiento al variar sus parámetros lo cual permite determinar y comprender las diferentes formas para controlar al motor con énfasis en el control por voltaje y frecuencia variable con las configuraciones más comunes de inversores. A continuación, se analiza los semiconductores seleccionados IGBT's, para luego describir la modulación sinusoidal de ancho de pulso, la cual permite obtener voltaje y frecuencia variable que es el método más efectivo para el control de motores y usado en el presente trabajo.

Para este trabajo se realiza un algoritmo que permita generar las señales necesarias para sintetizar una onda sinusoidal de amplitud y frecuencia desead. Para el control y monitoreo del sistema se permite la interfaz con el usuario. El siguiente paso es el diseño de la etapa de potencia, la protección y las fuentes de alimentación, de acuerdo a las necesidades para el inversor.

2.3. PLANTEAMIENTO DEL PROBLEMA Y JUSTIFICACIÓN

2.1 FORMULACIÓN DEL PROBLEMA:

En los cursos de Ingeniería Eléctrica de la Universidad de Pamplona no se cuenta con un variador de frecuencia con bajo contenido armónico para realizar los laboratorios que complementan la parte teórica, estas condiciones dificultan el aprendizaje de los estudiantes.

Los variadores de frecuencia (*Variable Frecuency Drives* - VFD's o *Adjustable Speed Drive* - ASD) han sido utilizados para aplicaciones como el control de procesos y el ahorro de energía sobre las máquinas en la industria moderna que basan su funcionamiento en velocidades variables. Por lo tanto, se debe garantizar un buen servicio por parte de los variadores con el fin obtener los beneficios que estos pueden aportar en cualquier aplicación.

Por otra parte, es bien conocido que los variadores de frecuencia aportan alto grado de contenido armónico en las redes de distribución eléctrica afectando directamente a las máquinas en la industria y degradando su vida útil con armónicos de bajo rango como 5 y 7. En este sentido, después del análisis y observaciones se plantea la problemática y se decide diseñar uno que posteriormente se implemente en los laboratorios del programa de manera didáctica.

2.2 JUSTIFICACIÓN DE LA INVESTIGACIÓN:

Los variadores de frecuencia convencionales como se mencionó antes inyectan a la red alto contenido armónico que afecta a las máquinas eléctricas a pesar de ser la mejor opción cuando se requieren velocidades variables en una línea de producción. Como consecuencia, el presente estudio aborda la construcción de un variador de frecuencia trifásico VSI de dos niveles, reduciendo los efectos armónicos del suministro de alimentación. En este sentido es necesario duplicar el número de veces que se obtiene corriente del suministro y, por lo tanto, también reducir la corriente obtenida por cada pulso.

De esta manera, se "nivela" la corriente extraída y el contenido armónico de la línea de suministro. (Guevara, 2013).

En términos generales, este método de gestión de calidad de la alimentación eléctrica se conoce como control de 12 o 6 interruptores. Al igual que el variador de frecuencia "convencional" aporta el control de velocidad sobre el motor y su respectivo ahorro energético. (Rashid, 2004) y (Mohan, Undeland, & Robbins, 2009).

3. DELIMITACIÓN

3.1 OBJETIVO GENERAL:

 Diseñar e implementar un variador de frecuencia trifásico VSI de dos niveles con estrategia de control para minimizar el contenido armónico y ser utilizado de manera didáctica en los laboratorios del programa.

3.2 OBJETIVOS ESPECÍFICOS:

- Diseñar las etapas de potencia correspondiente al variador de frecuencia trifásico VSI de dos niveles.
- Diseñar el algoritmo de control para el variador de frecuencia trifásico.
- Construir el variador de frecuencia trifásico VSI con los respectivos componentes de electrónica de potencia necesaria para su funcionamiento.
- Implementar el algoritmo para minimizar el contenido armónico en el variador de frecuencia trifásico VSI.
- Efectuar pruebas y mediciones del variador de frecuencia trifásico.

4. CAPÍTULO 1: MARCO TEÓRICO

4.1 RECTIFICADORES DE DIODOS DE LÍNEA DE FRECUENCIA DE CA – CC NO CONTROLADA

En la mayoría de las aplicaciones de la electrónica de potencia, la entrada de energía se realiza en forma de onda pura de voltaje CA de 50 o 60 Hz que proviene de la fuente principal de alimentación de electricidad y que primero se convierte en un voltaje de CC. Cada vez más, la tendencia es usar los rectificadores económicos con diodos para convertir la CA de entrada en CC en una forma no controlada, mediante rectificadores de diodos como se muestra en la figura 4.1. En estos rectificadores de diodos, el flujo de energía se puede provenir desde el lado CA de la fuente principal de electricidad hacia el lado de CC. La mayoría de las aplicaciones de electrónica de potencia, como los suministros de energía de conmutación de CC, los controles de motores de CA, los servocontroles de CC, etc., utiliza estos rectificadores no controlados. (Mohan, Undeland, & Robbins, 2009).



Figura 4.1. Diagrama de un puente de rectificador por diodos. (Mohan, Undeland, & Robbins, 2009).

El voltaje de CC de salida de un rectificador debe estar tan libre de ondulaciones o rizos como sea posible. Por tanto, se conecta un condensador grande como filtro del lado de CC. Este condensador se carga hasta un valor cerca del pico de voltaje de CA de entrada. En consecuencia, la corriente a través del rectificador es muy grande y está cerca del pico del voltaje de CA de entrada. No fluye en forma continua; es decir, se vuelve cero

por periodos finitos durante cada semiciclo de la frecuencia de línea. Estos rectificadores consumen corriente muy distorsionada de la fuente de alimentación principal. Hoy en día, e incluso más en el futuro las normas y lineamientos sobre armónicos limitarán la cantidad de distorsión de corriente que se permite entrar en la electricidad suministrada por las compañías generadoras, y quizá no se permitan los rectificadores de diodo sencillo. (Mohan, Undeland, & Robbins, 2009).

En aplicaciones industriales, la gama de tensiones que cubren estos convertidores va de algunos V hasta varios centenares de kV, en el caso de transporte de energía en corriente continua. La gama de corrientes va de algunos mA hasta algún centenar de kA, en el caso de las instalaciones electroquímicas. (Ballester & Piqué, 2013).

4.2 RECTIFICADORES TRIFÁSICOS DE PUENTE COMPLETO

En aplicaciones industriales donde hay disponibilidad de voltajes de CA trifásicos, es preferible usar circuitos de rectificadores trifásicos en lugar de rectificadores monofásicos, por su menor contenido de ondulaciones en las formas de onda y una mayor capacidad de manejo de potencia. El rectificador trifásico de puente completo y seis impulsos que se muestra en la figura 4.2 es un arreglo de circuito de uso común. Un condensador de filtrado está conectado al lado de CC del rectificador. (Mohan, Undeland, & Robbins, 2009).

Este tipo de rectificadores también llamados de onda completa, pueden operar con o sin transformador. Los diodos se enumeran en el orden de las secuencias de conducción, y cada uno conduce durante 120°. La secuencia de conducción para los diodos es D1-D2, D3-D2, D3-D4, D5-D6 y D1-D6. El par de diodos conectados entre el par de líneas de alimentación que tienen el mayor voltaje instantáneo de línea a línea es el que conduce. (Rashid, 2004).



Figura 4.2. Rectificador trifásico de puente completo. (Mohan, Undeland, & Robbins, 2009).

Parecido al análisis de rectificadores monofásicos de puente completo, empezaremos con circuitos sencillos antes de pasar al circuito ilustrado en la figura 4.2.

La corriente del rectificador fluye a través de un diodo del grupo superior y uno del grupo inferior. El diodo en el grupo superior con su ánodo en el potencial más alto conducirá, y los otros dos se vuelven de polarización inversa. (Mohan, Undeland, & Robbins, 2009).

La forma de onda instantánea de v_d consiste en seis segmentos por ciclo de frecuencia de línea. Por ende, este rectificador a menudo se llama rectificador de seis impulsos. Cada segmento pertenece a una de las seis combinaciones de voltaje de línea a línea. Cada diodo conduce para 120°, como se muestra en la figura 4.3. La conmutación de corriente de un diodo al siguiente es instantánea, con base en la suposición de que L_s =0. Los diodos en la figura 5-31 están numerados de manera que conducen en la secuencia 1, 2, 3,... (Mohan, Undeland, & Robbins, 2009).



Figura 4.3. Formas de onda en el circuito de la figura 4.2. (Mohan, Undeland, & Robbins, 2009).

4.3 TRANSISTORES BIPOLARES DE PUERTA AISLADA (IGBT)

Un IGBT (del inglés, insulated gate bipolar transistor) tiene alta impedancia de entrada, como los MOSFET, y pocas pérdidas por conducción en estado activo, como los BJT. Sin embargo, no tiene problema de segunda avalancha, como los BJT. Por el diseño y la estructura del microcircuito, se controla la resistencia equivalente de drenaje a fuente, para que se comporte como la de un BJT. (Rashid, 2004).

El símbolo de circuito para un IGBT se muestra en la figura 4.4a, y sus características de *i-v*, en la figura 4.4b. Los IGBT tienen algunas de las ventajas de los MOSFET, BJT y GTO combinados. Parecido al MOSFET, el IGBT tiene una puerta de alta impedancia que sólo requiere una pequeña cantidad de energía para conmutar el

dispositivo. Igual que el BJT, el IGBT tiene un voltaje de estado activo pequeño, incluso en dispositivos con grandes voltajes nominales de bloqueo (por ejemplo, Venc es de 2 a 3 V en un dispositivo de 1000V). Parecidos al GTO, los IGBT se pueden diseñar para bloquear tensiones negativas, como lo indican sus características de conmutación idealizadas que se muestran en la figura 4.4c. (Mohan, Undeland, & Robbins, 2009).



Figura 4.4. Un IGBT: (a) símbolo, (b) característica de i-v, (c) características idealizadas. (Mohan, Undeland, & Robbins, 2009).

Para obtener un sistema eficiente es necesario que las pérdidas tanto dinámicas como estáticas del semiconductor sean las menores posibles, para cumplir con este propósito lo ideal es que el semiconductor se comporte como un interruptor. (Rashid, 2004), (Mohan, Undeland, & Robbins, 2009) y (Espinoza Torres, 2000).

Las pérdidas de potencia estáticas se presentan cuando el elemento se encuentra apagado o encendido. En el primer caso el elemento se encuentra en un estado abierto o de corte, en el cual, las pérdidas son función de la corriente de fuga y el voltaje aplicado entre sus terminales. En el segundo caso, el elemento se encuentra en un estado cerrado o de saturación en cuyo caso las pérdidas son función de la corriente que circule por el mismo y su voltaje de saturación. (Rashid, 2004), (Mohan, Undeland, & Robbins, 2009) y (Espinoza Torres, 2000).

De los tiempos de encendido y apagado (de corte a saturación) dependen en proporción directa las pérdidas de potencia dinámicas, por lo cual estas son propias de cada semiconductor. En la actualidad el semiconductor que presenta las mejores

características de las nombradas anteriormente son los IGBT's, los cuales se analizan brevemente a continuación (Rashid, 2004), (Mohan, Undeland, & Robbins, 2009) y (Espinoza Torres, 2000):

- Son elementos de tres terminales controlados por voltaje.
- Presentan elevada impedancia de entrada y una baja resistencia de salida típicamente menores que 10mΩ que le da un alto factor de amortiguamiento para cargas inductivas.
- Tienen áreas de operación segura (SOA) muy amplias.
- No presentan el fenómeno de avalancha térmica por poseer un coeficiente positivo de temperatura, es decir, que a medida que la temperatura se incrementa, contrarrestando así, la tendencia del aumento de la corriente lo que les permite trabajar a altas temperaturas sin fundirse.
- Facilidad de control al exigir pequeñas corrientes de entrada.
- Poseen una razonable tolerancia a picos de corriente.
- Se pueden conectar en paralelo para incrementar su capacidad de manejo de corriente.
- Poseen una alta ganancia de corriente.
- Son elementos de portadores minoritarios.
- Disipan menor calor que otro semiconductor bajo similares características.
- Son más rápidos que los BJT's.
- Poseen densidades de corriente más altas que los MOSFET's de potencia equivalente, esto hace que requieran de menores aéreas de pastillas y pueden manejar voltajes de salida más altos con muy bajas pérdidas.
- Puede integrar el diodo inverso entre sus terminales de salida, que es seleccionado según lo requiera el usuario.

Estas son las características más importantes de los IGBT's, por otro lado, entre sus desventajas podemos citar las siguientes (International Rectifier, 1997) y (Mohan, Undeland, & Robbins, 2009):

- Sus tiempos de conmutación son mayores a los que poseen los MOSFET's, pero las nuevas generaciones de IGBT's han mejorado las características.
- Al ser elementos de portadores minoritarios sus características de conducción tienden a degradarse con la temperatura, por lo cual se limitan a aplicaciones de baja y media frecuencia, siendo los MOSFET's de potencia los más adecuados y eficientes para estas aplicaciones.

Una clasificación para los IGBT's en función de su velocidad es (Mohan, Undeland, & Robbins, 2009) y (International Rectifier, 1997):

- Lentos.
- Rápidos.
- Ultra rápidos.

Cada uno de los cuales está optimizado para un rango de frecuencias.

Debido a la baja impedancia de entrada estos dispositivos son sensibles a daños por electricidad estática (ESD) al ser instalados inadecuadamente, por lo cual deben ser manipulados tomando todas las precauciones como es: no manipularlos más de lo necesario, mantenerlos guardados en su recipiente antiestático, durante la soldadura hacerlo con un cautín inalámbrico o desconectado de la red AC, entre otras. Parámetros como niveles bajos de humedad relativa (menores al 40%) así como la vecindad de campos eléctricos agravan el problema de la electricidad estática. (Espinoza Torres, 2000).

4.4 INVERSORES DE CC – CA DE MODO CONMUTADO: CC – CA SINUSOIDAL

Los inversores de CC a CA de modo conmutado se usan en motores de CA y fuentes de alimentación no interrumpibles, donde el objetico es producir una salida sinusoidal de CA cuya magnitud y frecuencia pueden controlarse. Como ejemplo, considere un motor de CA como el de la figura 4.3, en forma de un diagrama de bloques. El voltaje de CC se obtiene mediante la rectificación y filtrado del voltaje de línea, la mayoría de las veces por media de los circuitos rectificadores por diodos que se acabó de analizar. Si la carga de motor es de CA, como veremos más adelante, es deseable que el voltaje en sus terminales sea sinusoidal y ajustable en magnitud y frecuencia. Esto se logra por medio del inversor de CC a CA de modo conmutado de la figura 4.3, que acepta un

voltaje de CC como entrada y produce el voltaje de CA deseado. (Mohan, Undeland, & Robbins, 2009).



Figura 4.4. Inversor de modo conmutado en un motor de CA. (Mohan, Undeland, & Robbins, 2009).

Estos inversores se denominan inversores de fuente de voltaje (VSI). Los VSI se subdividen en las siguientes tres categorías:

- 1. Inversores modulados por ancho de pulsos.
- 2. Inversores de onda cuadrada.
- 3. Inversores monofásicos con cancelación de voltaje.

En este caso se tendrá en cuenta el primero debido a que es la tecnología a utilizar para el diseño del variador de frecuencia. Por lo tanto, se ampliará su concepto a continuación.

4.4.1 INVERSORES MODULADOS POR ANCHO DE PULSOS

En estos inversores, el voltaje de CC de entrada es esencialmente de magnitud constante, como en el circuito de la figura 4.3, donde se usa un rectificador de diodos para rectificar el voltaje de línea. Por tanto, el inversor debe controlar la magnitud y la frecuencia de los voltajes de CA de salida. Esto se logra mediante PWM de los interruptores del inversor, por ende, estos inversores se llaman inversores PWM. Hay varios métodos para modular los interruptores del inversor por ancho de pulsos a fin de formar los voltajes de CA de salida, de modo que sean lo más parecido posible a una onda sinusoidal. De estos diferentes métodos de PWM se analizará en detalle uno llamado PWM sinusoidal. (Mohan, Undeland, & Robbins, 2009).

Los inversores se pueden clasificar en el sentido amplio en dos tipos: 1) inversores monofásicos y 2) inversores trifásicos. Cada uno puede usar dispositivos controlados de encendido y apagado (como transistores bipolares de unión [BJT], transistores de efecto de campo de metal óxido semiconductor [MOSFET], transistores bipolares de compuerta

aislada [IGBT], tiristores controlados por compuerta [GTO]). Estos usan en general señales de control por modulación por ancho de pulso (PWM) para producir un voltaje de salida de CA. (Rashid, 2004).

4.5 INVERSORES TRIFÁSICOS

En aplicaciones como fuentes de alimentación no interrumpibles y motores de CA, los inversores trifásicos son comunes para alimentar cargas trifásicas. El circuito de un inversor trifásico más frecuente consiste en tres patas o terminales, una para cada fase, como se muestra en la figura 4.4. La salida de cada pin, por ejemplo, v_{AN} depende únicamente de V_d y el estatus del interruptor; el voltaje de salida es independiente de la corriente de la carga de salida, pues uno de los dos interruptores en una pata siempre está encendido en algún instante. (Mohan, Undeland, & Robbins, 2009).



Figura 4.4. Inversor trifásico. (Mohan, Undeland, & Robbins, 2009).

4.5.1 PWM EN INVERSORES TRIFÁSICOS DE FUENTES DE VOLTAJE

Parecido a los inversores monofásicos, el objetivo en inversores trifásicos modulados por el ancho de pulsos es formar y controlar los voltajes de salida trifásicos en magnitud y frecuencia por medio de un voltaje de entrada esencialmente constante V_d . A fin de obtener voltajes de salida trifásicos equilibrados en un inversor trifásico de PWM, se compara la misma forma de onda de voltaje triangular con tres voltajes de control sinusoidales que están 120° fuera de fase, como se muestra en la figura 4.5a.

Observe también que, según la figura 4.5b, una cantidad idéntica del componente medio de CC está presente en los voltajes de salida v_{AN} y v_{BN} , los cuales se miden respecto del bus de CC negativo. Estos componentes de CC se cancelan en los voltajes de línea a

línea, por ejemplo, en v_{AB} que se muestra en la figura 4.5b. (Mohan, Undeland, & Robbins, 2009).

Las consideraciones de PWM se resumen de la siguiente manera:

- 1. **Para valores bajos de** m_f : A fin de eliminar los armónicos pares, se debe usar un PWM sincronizado y m_f debe ser un entero impar. Además, m_f debe ser un múltiplo de 3 para cancelar los armónicos más dominantes en el voltaje de línea a línea.
- 2. Para valores grandes de m_f : Aplican los comentarios en la sección 8-2-1-2 para un PWM monofásico.
- 3. **Durante una sobremodulación** ($m_a > 1.0$): Sin tener en cuenta el valor de m_f , se deben observar las condiciones correspondientes a un m_f pequeño.



Figura 4.5. Formas de onda de un PWM trifásico y su espectro armónico. (Mohan, Undeland, & Robbins, 2009).

En la región de sobremodulación, comparada con la región lineal ($m_a \leq 1.0$), aparecen más armónicos de banda lateral centrados alrededor de las frecuencias de los armónicos m_f y sus múltiplos. Sin embargo, tal vez los armónicos dominantes no tengan una amplitud tan grande como en la parte lineal. Por tanto, la pérdida de potencia en la carga debida a las frecuencias armónicas posiblemente no sea tan alta en la región de sobremodulación como lo sugiere la presencia de adicionales armónicos de banda lateral. Según la naturaleza de la carga y la frecuencia de modulación, las pérdidas debidas a estos armónicos en sobremodulación podrán ser incluso menores que aquellas en la región lineal del PWM. Además, para valores grandes de m_f , la ondulación de la corriente en el inversor PWM será considerablemente más baja en comparación con un inversor de ondas cuadradas. (Mohan, Undeland, & Robbins, 2009).

4.5.2 CONDUCCIÓN DEL INVERSOR TRIFÁSICO

Se puede obtener una salida trifásica con una configuración de seis transistores y seis diodos, como se ve en la figura 4.6 que es otra forma de dibujar el circuito del inversor de la figura 4.4. Se pueden aplicar dos clases de señales de control a los transistores: conducción a 180° o conducción a 120°. La conducción a 180° utiliza mejor los interruptores, y es el método que se prefiere. (Rashid, 2004).



Figura 4.6. Puente inversor trifásico. (Rashid, 2004).

La tabla 1 muestra ocho estados de conmutación. Los transistores Q1 y Q6 de la figura 4.6 actúan como los interruptores Si y S6, respectivamente. Si dos interruptores, uno superior y uno inferior, conducen al mismo tiempo de tal modo que el voltaje de salida sea $\pm Vs$, el estado de conmutación es 1, mientras que, si esos interruptores están abiertos al mismo tiempo, el estado de conmutación es 0. Los estados de 1 a 6 producen voltajes de salida distintos de cero. Los estados 7 y 8 producen voltajes de línea cero, y las corrientes de línea pasan libremente a través de los diodos superior o inferior de corrida libre. (Rashid, 2004).

Para generar determinada forma de onda de voltaje, el inversor pasa de un estado a otro. Así, los voltajes de línea de salida de CA que resultan están formados por valores discretos de voltajes Vs, 0 y - Vs'. Para generar determinada forma de onda, la selección

de los estados se suele hacer con una técnica de modulación que asegure sólo el uso de los estados válidos. (Rashid, 2004).

Estado	Estado no.	Estados de interruptor	U _{ab}	U _{bc}	U _{ca}	Vector espacial
S1, S2 y S6 están cerrados y S4, S5 y S3 están abiertos	1	100	Vs	0	-Vs	V ₁ = 1 +j0.577 = 2/√3 ∠30°
S2, S3 y S1 están cerrados y S5, S6 y S4 están abiertos	2	110	0	Vs	-Vs	V ₂ = j1.155 = 2/√3 ∠90°
S3, S4 y S2 están cerrados y S6, S1 y S5 están abiertos	3	010	-Vs	Vs	0	V ₃ = -1 + j0.577 = 2/√3 ∠150°
S4, S5 y S3 están cerrados y S1, S2 y S6 están abiertos	4	011	-Vs	0	Vs	V ₄ = -1 -j0.577 = 2/√3 ∠210°
S5, S6 y S4 están cerrados y S2, S3 y S1 están abiertos	5	001	0	-Vs	Vs	V ₅ = -j1.155 = 2/√3 ∠270°
S6, S1 y S5 están cerrados y S3, S4 y S2 están abiertos	6	101	Vs	-Vs	0	V ₆ = 1 -j1.155 = 2/√3 ∠330°
S1, S3 y S5 están cerrados y S4, S6 y S2 están abiertos	7	111	0	0	0	V ₇ = 0
S4, S6 y S2 están cerrados y S1, S3 y S5 están abiertos	8	000	0	0	0	V ₀ = 0

Más adelante se ampliará acerca de las diferentes técnicas de modulación PWM que se pueden implementar en un inversor trifásico.

Tabla 4.1. Estados de interruptor para inversor trifásico de fuente de voltaje VSI.

4.6 CONVERTIDORES DE FRECUENCIA VARIABLE

Los accionamientos de frecuencia variable usan inversores con una entrada de CC, como ya vimos. La figura 4.7 ilustra el concepto básico donde la entrada del sistema de suministro de energía se convierte en CC por medio de un rectificador controlado o no controlado y luego se invierte para proveer tensiones y corrientes trifásicas al motor con magnitud y frecuencia ajustables. (Mohan, Undeland, & Robbins, 2009).



Figura 4.7. Convertidor de frecuencia variable. (Mohan, Undeland, & Robbins, 2009).

La figura 4.8 muestra el esquema de un PWM-VSI con un rectificador de diodos. VSI o VFI implica que la entrada de CC aparece como fuente de tensión de CC (idealmente sin impedancia interna) al inversor. Por otro lado, en el CSI, la entrada de CC aparece como fuente de corriente CC al inversor. En los controladores VSI se usa un capacitor grande para que la entrada al inversor aparezca como fuente de tensión con una impedancia interna muy pequeña en la frecuencia de conmutación del inversor. (Mohan, Undeland, & Robbins, 2009).



Figura 4.8. PWM.VSI con un rectificador de diodos. (Mohan, Undeland, & Robbins, 2009).

4.6.1 ACCIONAMIENTOS PWM-VSI DE FRECUENCIA VARIABLE

La figura 4.9 muestra el esquema de un accionamiento PWM-VSI suponiendo una entrada del sistema de suministro de energía trifásica. Como un breve repaso de lo que ya vimos, un inversor PWM controla tanto la frecuencia como la magnitud de salida de tensión. Por tanto, se usa por lo general un rectificador no controlado de puente de diodos. Un posible método para generar las señales de control de los interruptores del inversor es comparar tres tensiones sinusoidales de control (en la frecuencia de salida deseada y proporcional a la magnitud de tensión de salida) con una forma de onda triangular en una frecuencia de conmutación seleccionada, como se muestra en la figura 4.9. (Mohan, Undeland, & Robbins, 2009).



Figura 4.9. Esquema de un accionamiento PWM-VSI. (Mohan, Undeland, & Robbins, 2009).

Los armónicos en la tensión de salida de un inversor PWM aparecen como bandas laterales de la frecuencia de conmutación y sus múltiplos. Por consiguiente, una frecuencia de conmutación alta produce una corriente en esencia sinusoidal (más un pequeño rizo sobreimpuesto en caso de frecuencia alta) en el motor. (Mohan, Undeland, & Robbins, 2009).



Figura 4.10. Formas de onda de un accionamiento PWM-VSI. (Mohan, Undeland, & Robbins, 2009).

Como la corriente del rizo a través del capacitor CC del bus está en la frecuencia de conmutación, la impedancia de la fuente de CC de entrada vista por el inversor sería más pequeña con frecuencias de conmutación más altas. Por tanto, basta un valor pequeño de capacitancia en inversores de PWM, pero este capacitor debe ser capaz de transportar la corriente de rizo. Una capacitancia pequeña a través del rectificador de diodos también permite una mejor forma de onda de la corriente de entrada tomada del sistema de suministro de energía. Sin embargo, se debe poner atención para que no se permita que el rizo de tensión en la tensión del bus de CC crezca demasiado, pues esto causaría armónicos adicionales en la tensión que se aplica al motor. (Mohan, Undeland, & Robbins, 2009).

4.6.2 IMPACTO DE LOS ARMÓNICOS DE PWM-VSI

Como los armónicos están en una frecuencia alta en la tensión de salida de un inversor PWM, el rizo en la corriente del motor suele ser pequeño, debido a las altas reactancias de dispersión en estas frecuencias. Debido a que estos armónicos de tensión

de altas frecuencias tienen una amplitud igual o incluso más alta en comparación con el componente de frecuencia fundamental, son predominantes las pérdidas en el hierro (corrientes parásitas e histéresis en el estator y el hierro del rotor). De hecho, las pérdidas totales debido a armónicos pueden ser aún más altas con un inversor PWM que con uno de onda cuadrada. Esta comparación dependería por supuesto del diseño del motor, de la propiedad del material magnético y de la frecuencia de conmutación. Debido a estas pérdidas adicionales por armónicos se recomienda por lo general que se use un motor estándar con una potencia especificada de 5 a 10% más alta. (Mohan, Undeland, & Robbins, 2009).

4.7 FUNDAMENTOS DE LA MODULACIÓN PULSE WIDTH MODULATION (PWM)

4.7.1 MODULACIÓN PWM BASADA EN PORTADORA (CB-PWM)

Los interruptores superiores del VSI se activan en los instantes en que se igualan las amplitudes de portadora y moduladora. Existen dos métodos para obtener la amplitud de la moduladora: a) PWM natural y b) PWM regular.

En el PWM natural, la conmutación ocurre durante la intersección instantánea entre moduladora y portadora como se ilustra en la figura 4.11. Al emplear el PWM natural, los centros de los pulsos generados no quedan alineados con los picos de la señal triangular lo que provoca asimetría en los pulsos resultantes. (Camacho, López, Díaz, & Gaviria, 2012).



Figura 4.11. Proceso de generación del tren de pulsos en PWM de muestreo natural. (Camacho, López, Díaz, & Gaviria, 2012).

En el caso de la PWM regular, la amplitud de referencia se obtiene a partir del muestreo de la señal moduladora en el instante del pico negativo o positivo de la portadora (Svensson, 1999). La figura 4.12 presenta el caso de muestreo en el pico negativo de la portadora, note que esta configuración provoca que el eje de simetría de la señal triangular coincida con el eje de simetría del pulso generado. Por esta razón, este caso de la modulación regular recibe el nombre de **PWM regular simétrico**. (Camacho, López, Díaz, & Gaviria, 2012).



Figura 4.12. Proceso de generación del tren de pulsos en PWM regular simétrico. (Camacho, López, Díaz, & Gaviria, 2012).

Cuando el muestreo de la moduladora se realiza en los instantes de los picos negativos y positivos de la portadora, los flancos de bajada y los de subida son determinados empleando muestras diferentes de la moduladora. En este caso se genera un tren de pulsos asimétrico, como se muestra en la figura 4.13. Este método recibe el nombre de **PWM regular asimétrico**. (Camacho, López, Díaz, & Gaviria, 2012)



Figura 4.13. Proceso de generación del tren de pulsos en PWM regular asimétrico. (Camacho, López, Díaz, & Gaviria, 2012).

En comparación con la PWM natural, la PWM regular es más apropiada para implementaciones digitales puesto que en sus dos enfoques (simétrico y asimétrico) los instantes de subida y bajada de los flancos pueden ser calculados en tiempo real empleando ecuaciones algebraicas sencillas (Pardo & Díaz, 2004). Adicionalmente, el PWM simétrico se caracteriza por generar un bajo contenido armónico en el voltaje de salida del inversor, siendo comparativamente superior el producido por el PWM asimétrico (Holmes, 1998; Moynihan, 1998).

De estos métodos se destacan diez desarrollos (Hava, 1998) que pueden ser clasificados en tres grupos: a) continuos, b) discontinuos, c) híbridos. A continuación, se expondrán algunas características de estos dos grupos de moduladores:

4.8 MÉTODOS PWM CONTINUOS (CPWM)

Estos métodos se caracterizan porque en cada ciclo de portadora generan al menos una conmutación. Hacen parte de esta clasificación: la PWM sinusoidal (SPWM), los métodos con inyección del tercer armónico (THIPWM) y la PWM con vectores espaciales basada en portadora (CB-SVPWM). (Camacho, López, Díaz, & Gaviria, 2012).

4.8.1 LA MODULACIÓN PWM SINUSOIDAL (SPWM)

En la SPWM introducida por Schönung (1964), las señales moduladoras conforman un conjunto trifásico sinusoidal balanceado que configura la amplitud, frecuencia y fase a la salida del inversor. En la ecuación 4.1 se presenta la definición algebraica de las moduladoras en SPWM, donde *A* es la amplitud máxima de las moduladoras y ω_m su frecuencia angular. (Camacho, López, Díaz, & Gaviria, 2012).

$$V_{a}(t) = Asin(\omega_{m}t)$$

$$V_{b}(t) = Asin\left(\omega_{m}t - \frac{2\pi}{3}\right)$$

$$V_{c}(t) = Asin\left(\omega_{m}t - \frac{4\pi}{3}\right)$$

$$V_{a}(t) + V_{b}(t) + V_{c}(t) = 0$$
(4.1)

La figura 4.14 presenta el proceso de modulación SPWM basado en portadora para las fases v_{aN} , v_{bN} , v_{cN} junto con los voltajes línea a línea resultantes. En general, la PWM sinusoidal o SPWM es una técnica simple que garantiza buenos resultados en todas las condiciones de trabajo, incluida la sobremodulación y que presenta un buen desempeño armónico.

Este buen desempeño se debe a su frecuencia de conmutación constante, que genera un espectro definido, con componentes en alta frecuencia y con reducción de armónicos de bajo orden. (Pardo & Díaz, 2004).

Debido a lo anterior, las primeras versiones del método tuvieron gran aceptación en la industria, sin embargo, rápidamente se evidenció que la limitación en su rango lineal provocaba que los motores trabajaran con tensiones inferiores a las nominales, reduciendo así su desempeño (Bergas, 2000).

El rango lineal de modulación se puede expresar mediante el máximo índice de modulación dentro de zona lineal, en el caso del modulador SPWM este corresponde a $M_{lineal\ máx} = 1$. Este rango se muestra en la figura 4.15. (Camacho, López, Díaz, & Gaviria, 2012).



Figura 4.14. Proceso de modulación SPWM trifásico. (Camacho, López, Díaz, & Gaviria, 2012).



Figura 4.15. Curva característica de SPWM. Relación del índice de modulación con el porcentaje de utilización del bus DC. (Malinowski, 2001) y (Mohan, Undeland, & Robbins, 2009).

4.8.2 INYECCIÓN DEL TERCER ARMÓNICO (THIRD HARMONIC INJECTION PWM [THIPWM])

Estos métodos logran incrementar la tensión trifásica de salida del inversor hasta en un 15% sin salir de zona lineal (90,7 % del voltaje Six-Step). En 1975, Buja propone inyectar una señal de secuencia cero con amplitud 1/6 de la señal fundamental y el triple de la frecuencia fundamental (Buja e Indri, 1975). Este método es conocido como THIPWM1/6, su señal de secuencia cero se presenta en la figura 4.16 y en la ecuación 4.2. (Camacho, López, Díaz, & Gaviria, 2012).

$$V_{0s}(t) = \frac{A}{6}\sin(3\omega_m t) \tag{4.2}$$

Como se muestra en la figura 4.16, la señal moduladora V_a^{**} es el resultado de la suma de dos señales sinusoidales. Note que en los rangos donde la fundamental V_a^* alcanza su máxima amplitud ([$60^\circ \le \omega_m t \le 120^\circ$] y [$240^\circ \le \omega_m t \le 300^\circ$]), la amplitud de la nueva señal V_a^{**} se reduce. Esta reducción es compensada en los primeros 60° y en los últimos 60° de cada medio periodo de fundamental permitiendo el uso de índices de modulación mayores a la unidad sin pasar a sobremodulación. (Camacho, López, Díaz, & Gaviria, 2012).



Figura 4.16. THIPWM1/6. Generación de la señal y modulación de la fase *a*. (Camacho, López, Díaz, & Gaviria, 2012).

En 1986, Bowes calcula una moduladora de mínima distorsión armónica, concluyendo como valor óptimo la inyección del tercer armónico con amplitud 1/4 de la fundamental (Bowes y Midoun, 1986). En la actualidad, dicho método es conocido como THIPWM1/4; su señal de secuencia cero se expresa en la ecuación 4.3. Este método permite un rango lineal menor al presentado por THIPWM1/6 ($M_{lineal máx} = 1.117$) pero a cambio, presenta una mejora en el espectro armónico del tren de pulsos resultante. Las formas de onda correspondientes a THIPWM1/4 se ilustran en la figura 4.17. (Camacho, López, Díaz, & Gaviria, 2012).

$$V_{0s}(t) = \frac{A}{4} \sin(3\omega_m t) \tag{4.3}$$

Los dos moduladores THIPWM presentan complejidad en la implementación ya que el cálculo de la señal de frecuencia triple involucra altos requerimientos computacionales (Hava, 1998). Por esta razón su popularidad no alcanzó ambientes industriales y solo perdura en los académicos. (Camacho, López, Díaz, & Gaviria, 2012).



Figura 4.17. THIPWM1/4. Generación de la señal y modulación de la fase *a*. (Camacho, López, Díaz, & Gaviria, 2012).

4.8.3 PWM CON VECTORES ESPACIALES BASADA EN PORTADORA (CARRIER-BASED SPACE-VECTOR-PWM [CB-SVPWM])

Este esquema conocido en la actualidad como CB-SVPWM, es atribuido a King (1974). Para la generación de la señal de secuencia cero este modulador emplea la expresión en la ecuación 4.4. (Camacho, López, Díaz, & Gaviria, 2012).

$$V_{0s}(t) = -0.5[max(V_a^*, V_b^*, V_c^*) + min(V_a^*, V_b^*, V_c^*)]$$
(4.4)

Es decir, compara la magnitud de las señales fundamentales $V_i^*(t)$, para realizar dos selecciones: a) la señal con mínima magnitud y b) la señal de máxima magnitud; posteriormente suma las selecciones y escala el resultado con un factor de –0.5. El resultado de la señal de secuencia cero es una señal triangular, periódica, con el triple de la frecuencia fundamental y 1/4 de amplitud fundamental como se ilustra en la figura 4.18. Este algoritmo es posiblemente el método PWM de inyección de señal de secuencia cero más antiguo reportado en la literatura. Una década después reapareció empleando la teoría de vectores espaciales y bajo una implementación digital, de aquí su nombre. (Rodríguez Cortés, 2005) y (Camacho, López, Díaz, & Gaviria, 2012).


Figura 4.18. CB-SVPWM. Generación de la señal y modulación de la fase *a*. (Camacho, López, Díaz, & Gaviria, 2012).

4.9 MÉTODOS PWM DISCONTINUOS (DISCONTINUOUS PULSE WIDTH MODULATION [DPWM])

Los DPWM generan conmutaciones solo en 2/3 del ciclo de la moduladora. Esto se logra inyectando una señal de secuencia cero que lleva a una de las tres señales fundamentales $V_i^*(t)$ al nivel del pico positivo o negativo de la portadora triangular. Para elegir la fase que será saturada se aplican reglas de selección sobre las señales fundamentales; la fase seleccionada determina la forma de la señal de secuencia cero como se indica en la ecuación 4.5.

$$V_{0s}(t) = \text{sign}(V_x^*(t))\frac{Vdc}{2} - V_x(t)$$
(4.5)

El subíndice x en la ecuación 4.5 corresponde al índice de fase que fue escogido con la regla de selección. Estas reglas son únicas para cada modulador y determinan la señal de secuencia cero de cada método de modulación discontinuo. Entre los métodos reportados se destacan ocho denominados: DPWM1, DPWMMax, DPWM2, DPWM0, DPWM3, DPWMMin, Generalized Discontinuous PWM (GDPWM) y Hybrid Discontinuous PWM (HDPWM) (Hava, 1998; López M., Camacho M., Díaz C., Gaviria L., y Bolaños, 2009). Estos métodos presentan un buen desempeño armónico en zona lineal y permiten un rango de modulación lineal máximo del 90,7% del voltaje six-step; a continuación, se realiza una breve descripción de cada uno de ellos. el análisis se limitará a las señales correspondientes a la fase *a* puesto que las señales de las fases *b* y *c* presentan la misma forma, pero desfasadas -120° y -240° respectivamente.

4.9.1 DPWM1

La primera versión de este método es reportada en (Depenbrock, 1977), donde emplean un rectificador de puente de diodos para generar una señal de secuencia cero, tal que sean reducidas las pérdidas por conmutación en aplicaciones con cargas de factor de potencia cercano a la unidad. En este método se selecciona la señal con mayor valor absoluto de entre las tres fundamentales; la señal seleccionada se lleva hasta el valor máximo positivo o negativo del bus DC durante 1/3 del ciclo de la fundamental (figuras 4.19 y 4.20). La regla de selección se indica en la ecuación 4.6.

$$IF (|V_a^*| \ge |V_b^*| AND |V_a^*| \ge |V_c^*|) \to V_{0s} = \operatorname{sign}(V_a^*) \frac{Vdc}{2} - V_a$$
(4.6)

La señal V_{0s} generada se caracteriza por ser periódica con el triple de la frecuencia fundamental y discontinua. en la figura 4.19 se muestra que la moduladora resultante (V_a^{**}) tiene dos instantes de saturación, ambos alrededor de los picos de la señal V_a^* y cada uno con una duración de 60°. En la figura 4.19, el tren de pulsos resultante indica que durante los primeros 60° de saturación, el interruptor inferior de la fase *a*, permanece abierto mientras el superior permanece cerrado, en tanto que durante los últimos 60° de saturación los estados se invierten; en consecuencia, la reducción en el número de conmutaciones es igual en los conmutadores inferiores y superiores de cada rama del inversor. (Camacho, López, Díaz, & Gaviria, 2012).



4.9.2 DPWMMax

Este modulador fue reportado en (Taniguchi, Ogino e Irie, 1988) y busca saturar la fase de mayor valor instantáneo de entre las tres señales fundamentales. La regla de selección se indica en la ecuación 4.7.

$$IF (V_a^* \ge V_b^* AND \ V_a^* \ge V_c^*) \to V_{0s} = \operatorname{sign}(V_a^*) \frac{Vdc}{2} - V_a$$
(4.7)

Como se indica en la figura 4.20, la zona de saturación está centrada en el máximo positivo de la señal $V_a^*(t)$ y tiene una duración de 120°. El efecto de esta saturación se ilustra en la figura 4.19 donde se aprecia cómo, durante el rango $[30^\circ \le \omega_m t \le 150^\circ]$ el conmutador superior de la fase *a*, permanece cerrado mientras el conmutador inferior permanece abierto; por tanto, con este algoritmo se genera una mayor reducción de pérdidas en los conmutadores inferiores. (Camacho, López, Díaz, & Gaviria, 2012).



Figura 4.20. DPWMMax. Generación de la señal y modulación de la fase *a*. (Camacho, López, Díaz, & Gaviria, 2012).

4.9.3 DPWM2

Ogasawara, Akagi y Nabae, 1989. Proponen una señal de secuencia cero que permita eliminar las conmutaciones en 30° de atraso, con respecto al pico del voltaje. Esta estrategia diseñada para cargas con ángulo de factor de potencia cercano a los 30° en atraso, busca evitar la conmutación cuando la corriente en los conmutadores presenta su valor más elevado. En este método las tres señales moduladoras V_a^*, V_b^*, V_c^* son atrasadas 30° y de las tres nuevas señales: $V_{ax}^*, V_{bx}^*, V_{cx}^*$ se selecciona la de mayor magnitud. La señal seleccionada se satura, como en el caso de la DPWM1. Las formas de onda resultantes son indicadas en la figura 4.21 y la regla de selección es presentada en la ecuación 4.8. (Camacho, López, Díaz, & Gaviria, 2012).

$$IF (V_a^* \ge V_b^* AND V_a^* \ge V_c^*) \to V_{0s} = \operatorname{sign}(V_a^*) \frac{Vdc}{2} - V_a$$
(4.8)



López, Díaz, & Gaviria, 2012).

4.9.4 DPWM0

En (Kenjo, 1990) desarrollan un modulador similar al presentado en (Ogasawara, 1989), pero dirigido a aplicaciones con cargas de factor de potencia en adelanto de 30°; este modulador es conocido como DPWMO. Para la generación de la señal de secuencia cero, las señales fundamentales V_a^* , V_b^* , V_c^* son desfasadas con adelanto de 30° originando tres nuevas señales: V_{ax}^* , V_{bx}^* , V_c^* . Como en DPWM2, la señal de mayor magnitud absoluta es seleccionada y saturada (ver ecuación 4.8). Las formas de onda generadas son ilustradas en la figura 4.22.



Figura 4.22. DPWM0. Generación de la señal y modulación de la fase *a*. (Camacho, López, Díaz, & Gaviria, 2012).

4.9.5 DPWM3

Este modulador propuesto por Kolar, Ertl y Zach (1990) busca saturar la fase que presenta la amplitud con valor absoluto intermedio de las tres señales fundamentales. La regla de selección se resume en la ecuación 4.9 y las formas de onda generadas son presentadas en la figura 4.23. Entre las técnicas discontinuas ésta se caracteriza por ser la más efectiva en la reducción del contenido armónico (Narayanan, 1999).

$$IF(|V_b^*| \ge |V_a^*| \ge |V_c^*| \ OR| |V_c^*| \ge |V_a^*| \ge |V_b^*|) \to V_{0s} = \operatorname{sign}(V_a^*) \frac{vac}{2} - V_a$$
(4.9)

Como se ilustra en la figura 4.23, la señal moduladora discontinua $V_a^{**}(t)$ presenta cuatro zonas de saturación, cada una de 30°, con sus centros alejados 45° del máximo de la señal $V_a^*(t)$. Esta división permite un incremento en el rango de aplicaciones, cubriendo cargas con ángulo de factor de potencia entre [–30°, 30°], a cambio de un incremento en pérdidas por conmutación. (Camacho, López, Díaz, & Gaviria, 2012).



Figura 4.23. DPWM3. Generación de la señal y modulación de la fase *a*. (Camacho, López, Díaz, & Gaviria, 2012).

4.9.6 DPWMMin

Este modulador, propuesto también por Kolar (1990), es similar al DPWMMax, con la particularidad de que busca saturar la fase de menor valor instantáneo de entre las tres señales fundamentales. La regla de selección es resumida en la ecuación 4.10.

$$IF (V_a^* \le V_b^* AND \ V_a^* \le V_c^*) \to V_{0s} = \operatorname{sign}(V_a^*) \frac{V_{dc}}{2} - V_a$$
(4.10)

Las formas de onda generadas son ilustradas en la figura 4.24. El desempeño de este método es similar al DPWMMax, con la diferencia que los interruptores superiores del inversor tienen pérdidas por conducción más bajas que los interruptores inferiores.



López, Díaz, & Gaviria, 2012).

4.10 MÉTODOS DPWM HÍBRIDOS

Estos métodos se caracterizan por implementar combinaciones de los algoritmos PWM continuos y discontinuos, buscando mejorar características del proceso de conversión de energía. Entre las propuestas realizadas se destacan el GDPWM y el HDPWM.

4.10.1 MÉTODO PWM DISCONTINUO GENERALIZADO (GENERALIZED DISCONTINUOUS PWM [GDPWM])

Hava (1998) propone el modulador GDPWM, el cual permite modificar mediante una variable de control ψ , la localización de la saturación de las señales moduladoras. Al presentar los métodos DPWM1, DPWM2 y DPWM0, se ilustró que la señal moduladora $V_i^{**}(t)$ estaba saturada en medio ciclo de fundamental durante intervalos de 60°. Estos intervalos de saturación están localizados a un determinado ángulo ψ respecto a la posición en que la fundamental $V_i^*(t)$ presenta su valor máximo.

El algoritmo propuesto por Hava (1998) permite regular este ángulo en el rango [0, 60°] para obtener un conjunto de moduladores discontinuos (entre ellos: DPWM0, DPWM1 y DPWM2) que minimizan las pérdidas por conmutación, en aplicaciones de cargas con ángulos de factor de potencia que varían entre [–30°, 30°]. Para generar la señal de secuencia cero, las señales fundamentales son desfasadas un ángulo de ψ -30° y de las tres nuevas señales: $V_{ax}^*, V_{bx}^*, V_{cx}^*$ la de mayor magnitud absoluta es saturada.

4.10.2 MÉTODO PWM HÍBRIDO DISCONTINUO (HYBRID DISCONTINUOUS PWM [HDPWM])

López, Camacho, Díaz, Gaviria y Bolaños (2009) proponen el modulador HDPWM, una solución capaz de escoger el algoritmo de modulación de mejor desempeño armónico de acuerdo con las condiciones de operación, específicamente: índice de modulación M y ángulo de fase θ. Esta solución híbrida presenta un desempeño armónico superior al exhibido por la técnica convencional SVPWM y su esquema de desarrollo es apropiado para implementaciones digitales (Camacho y López, 2007).

4.10.3 MODULACIÓN PWM DE VECTORES ESPACIALES (SVPWM)

Este enfoque implica la síntesis de un vector espacial de referencia V^* en el plano $\alpha\beta$ mediante aplicación instantánea de los estados posibles de un VSI. Los ocho vectores espaciales de voltaje posibles en un VSI trifásico de dos niveles se pueden clasificar en dos grupos: vectores activos ($V_1 - V_6$) y vectores cero (V_0 y V_7); estos se ilustran en la figura 4.25. Los vectores activos poseen igual magnitud y están desfasados mutuamente 60°, por tanto, pueden ser expresados mediante la ecuación 4.11. (Camacho, López, Díaz, & Gaviria, 2012).

$$V_K = \frac{2}{3} V_{dc} \ e^{\frac{j(k-1)}{3}}$$
 Para $k = 1, 2, ... 6.$ (4.11)

En donde *k* es uno de los sectores del hexágono. Como se ilustra en la figura 4.25, los vectores dividen el plano complejo en seis sectores (I-VI), formando un hexágono en el plano $\alpha\beta$. Cualquier vector de referencia *V*^{*} dentro de los límites del hexágono puede ser sintetizado mediante descomposición en sus vectores de voltaje adyacentes. (Camacho, López, Díaz, & Gaviria, 2012).

Por lo tanto, el vector espacial de voltajes de fase del estator puede ser representado en términos de los voltajes en el inversor como se muestra en la ecuación 4.12.

$$\vec{v}_{s}(t) = \frac{2}{3} \left(v_{aN} e^{j0} + v_{bN} e^{\frac{j2\pi}{3}} + v_{cN} e^{\frac{j4\pi}{3}} \right)$$
(4.12)

Existen dos restricciones de operación para el inversor trifásico:

- Nunca se puede cortocircuitar la fuente DC, lo que se traduce en que en una misma rama no pueden conducir los dos conmutadores a la vez.
- Nunca se debe dejar en circuito abierto las inductancias del lado de la carga, lo que se traduce en que siempre debe haber algún semiconductor conduciendo en cada rama.

Teniendo en cuenta estas restricciones, es posible definir una función de conmutación en cada rama del inversor como se muestra a continuación.

- 1 para cuando el conmutador superior está encendido y el inferior apagado.
- **0** para cuando el conmutador superior está apagado y el inferior encendido.

Al tener presentas las restricciones y la función de conmutación se obtiene el vector espacial $\vec{v_s}(t)$ como sigue:

$$\vec{v_s}(t) = \frac{2}{3} V_{dc} \left(SW_a e^{j0} + SW_b e^{\frac{j2\pi}{3}} + SW_c e^{\frac{j4\pi}{3}} \right)$$
(4.13)

Esta ecuación solo puede tomar 8 valores diferentes y cada uno de estos valores está asociado a un estado del inversor; cada cambio de estado del inversor se puede considerar como una conmutación del inversor. Estos estados se ilustran en la figura 4.24, al reemplazar el valor de los estados del inversor se obtienen los valores instantáneos del vector espacial $\vec{v_s}(t)$ que puede generar el inversor. Estos se resumen en la tabla 4.2, donde a cada estado *j*, se ha asociado a un vector $\vec{V_j}$. (Camacho, López, Díaz, & Gaviria, 2012).



Figura 4.24. Estados posibles de los interruptores. (Camacho, López, Díaz, & Gaviria, 2012).

Estados	Función de conmutación			Vectores	Malaraa
S _J	SWa	SW _B	SW _c	$\overrightarrow{V_{J}}$	valores
S ₀	0	0	0	$\overrightarrow{V_0}$ (000)	0
<i>S</i> ₁	1	0	0	$\overrightarrow{V_1}$ (100)	$\frac{2}{3}V_{dc}e^{j0}$
<i>S</i> ₂	1	1	0	$\overrightarrow{V_2}$ (110)	$\frac{\frac{2}{3}}{V_{dc}}e^{\frac{j\pi}{3}}$
S ₃	0	1	0	$\overrightarrow{V_3}$ (010)	$\frac{2}{3}V_{dc}e^{\frac{j2\pi}{3}}$
<i>S</i> ₄	0	1	1	$\overrightarrow{V_4}$ (011)	$\frac{2}{3}V_{dc}e^{J\pi}$
S ₅	0	0	1	$\overrightarrow{V_5}$ (001)	$\frac{2}{3}V_{dc}e^{\frac{j4\pi}{3}}$
<i>S</i> ₆	1	0	1	$\overrightarrow{V_6}$ (101)	$\frac{2}{3}V_{dc}e^{\frac{j5\pi}{3}}$
<i>S</i> ₇	1	1	1	$\overrightarrow{V_7}$ (111)	0

 Tabla 4.2. Vectores de voltajes instantáneos del inversor. (Camacho, López, Díaz, & Gaviria, 2012).

En aras de mejorar el desempeño armónico, la síntesis del vector referencia se complementa con la aplicación de los vectores cero (Narayanan, 1999). Considere la descomposición ilustrada en la figura 4.25, donde el vector referencia V^* se ubica en el sector I, por tanto:

$$\vec{V}^* = \frac{T_x}{T_{sh}} V_1 + \frac{T_y}{T_{sh}} V_2 \tag{4.14}$$

Donde:

 T_{sh} corresponde a medio ciclo de conmutación.

 T_x , T_y son los tiempos de activación de los vectores activos (en este caso V_1 y V_2).

Al considerar un conjunto trifásico balanceado, el vector de voltaje de referencia describe una trayectoria circular como la ilustrada con línea punteada en la figura 4.25. De esta manera, cualquier voltaje de referencia deseado puede ser descrito por la ecuación 4.15.

$$\vec{V}^{*}(t) = M \frac{V_{dc}}{2} e^{j2\pi f_{m}t} = M \frac{V_{dc}}{2} e^{j\omega_{n}}$$
(4.15)



Figura 4.25. Hexágono del inversor. (Camacho, López, Díaz, & Gaviria, 2012).

4.11 SECUENCIAS DE CONMUTACIÓN

La secuencia de conmutación hace referencia, al orden de aplicación establecido para los vectores del inversor que aproximarán al vector de referencia dentro de un ciclo de conmutación. Esta secuencia no es única, ya que existen diferentes combinaciones que arrojan el mismo valor medio del voltaje deseado en términos de los vectores adyacentes que delimitan el sector. Sin embargo, el criterio que generalmente se adopta es el de mínimas pérdidas por conmutación, seleccionando aquellas transiciones de estado que provocan la conmutación en una sola rama del inversor.

Por ejemplo, se permite la transición del estado al estado puesto que solo necesita la conmutación de la rama en el inversor, en tanto que la transición del estado al no es permitida ya que precisa la transición en más una rama del inversor. La Figura 4.26, ilustra mediante flechas continuas las transiciones permitidas, en ella es importante notar como a partir de los estados cero es posible pasar a cualquier estado activo y viceversa. (Camacho, López, Díaz, & Gaviria, 2012).

Además de tener en cuenta las transiciones permitidas, se recomienda empezar y acabar la secuencia de conmutación con un vector cero (Narayanan, 1999), esto con el fin

de conservar las simetrías de cuarto de onda, media onda y tres fases en la señal modulada; una secuencia apropiada es. (Camacho, López, Díaz, & Gaviria, 2012).



Figura 4.26. Transiciones de estado permitidas. (Zhou, 2002).

Resolviendo T_x y T_y de la ecuación 4.14 mediante substitución de V_1 y V_2 de la ecuación 4.11 para el voltaje de referencia definido en la ecuación 4.15 se obtienen la expresión de la ecuación 4.16, válida para el cálculo de T_x y T_y dentro del sector I. Al generalizar para los seis sectores se obtiene la ecuación 4.17, en donde *k* es el sector en el que se ubica el vector de referencia (k + 1 = 1 para k = 6). (Camacho, López, Díaz, & Gaviria, 2012).

$$T_{x} = T_{sh}M\frac{\sqrt{3}}{2}\sin\left(\frac{\pi}{3} - \theta\right)$$

$$T_{y} = T_{sh}M\frac{\sqrt{3}}{2}\sin(\theta) \qquad (4.16)$$

$$T_{k} = T_{sh}M\frac{\sqrt{3}}{2}\sin\left(\frac{k\pi}{3} - \theta\right)$$

$$T_{k+1} = T_{sh}M\frac{\sqrt{3}}{2}\sin\left(\theta - (k-1)\frac{\pi}{3}\right) \qquad (4.17)$$

La diferencia entre T_{sh} y T_x , T_y corresponde al tiempo de activación de los vectores cero (T_z), generalmente, este tiempo se divide en partes iguales entre T_0 y T_7 . Sin embargo, existen otras alternativas de distribución de tiempo cero, estas pueden ser representadas

mediante la ecuación 4.18, en donde $K_0(\omega_m t)$ es el distribuidor de estados cero $[1 \ge K_0(\omega_m t) \ge 0]$ (Zhou, 2002).

$$T_7 = K_0(\omega_m t)T_z$$

$$T_0 = (1 - K_0(\omega_m t))T_z$$
 (4.18)

Las alternativas más comunes en la selección de K_0 se resumen en la tabla 4.3; cada una de ellas se asocia con uno de los algoritmos de modulación PWM continuos o discontinuos ya descritos.

	<i>k</i> PAR	k IMPAR
K_0 sy-svpwm $(\omega_m t)$	1/2	1/2
K_0 spwm $(\omega_m t)$	1/2 + (T ₁ -T ₂)/6T _Z	1/2 + (T ₁ -T ₂)/6T _Z
K_0 dpwm0 $(\omega_m t)$	1	0
K_0 dpwm1 $(\omega_m t)$	0, primera mitad del sector; 1, segunda mitad.	1, primera mitad del sector; 0, segunda mitad.
K_0 друм2 $(\omega_m t)$	0	1
K_0 друмз $(\omega_m t)$	1, primera mitad del sector; 0, segunda mitad.	0, primera mitad del sector; 1, segunda mitad.
K_{0} dpwmmax $(\omega_{m}t)$	1	1
K_0 dpwmmin $(\omega_m t)$	0	0

Tabla 4.3. Alternativas de selección de K₀. (Camacho, López, Díaz, & Gaviria, 2012).

4.12 CARACTERÍSTICAS DE LAS TÉCNICAS DE MODULACIÓN PWM

1. Enfoque: Determina la forma de implementación del modulador PWM, existen dos opciones: la modulación basada en portadora (CB-PWM) y la modulación basada en vectores espaciales (SV-PWM). La CB-PWM resulta apropiada para la presentación de conceptos de modulación en ambientes académicos, sin embargo, es poco utilizada en la práctica. La SV-PWM resulta ser más compleja, sin embargo, es la más utilizada en implementaciones digitales. (Camacho, López, Díaz, & Gaviria, 2012).

2. Algoritmo de modulación: Establece la estrategia de conmutación de las ramas del inversor VSI. Se divide en tres grupos como se explicó anteriormente: a) algoritmos continuos b) algoritmos discontinuos y c) algoritmos híbridos. (Camacho, López, Díaz, & Gaviria, 2012).

3. Control de flanco: Indica el flanco del pulso PWM que varía durante la modulación. Existen tres alternativas: flanco doble, flanco de subida y flanco de bajada. Esta característica está asociada a la forma de la señal triangular como ya se expuso. La selección de control de flanco incide directamente sobre las pérdidas de energía en los conmutadores del inversor, siendo que, a mayor cantidad de conmutaciones, mayores pérdidas. (Camacho, López, Díaz, & Gaviria, 2012). **4. Sincronismo:** Está definido por la relación entre frecuencias portadora y moduladora como fue definido. El modulador asincrónico produce subarmónicos a frecuencias que no son múltiplos enteros de la frecuencia moduladora; sin embargo, para valores grandes de N (N > 21) la amplitud de estos sub-armónicos es muy pequeña. De otro lado, el modulador sincrónico es apropiado para aplicaciones que exigen un bajo índice de frecuencia (N < 21), es decir, aplicaciones de alta potencia. (Camacho, López, Díaz, & Gaviria, 2012).

5. Simetría: Depende de la técnica de muestreo de la señal moduladora. Cuando el muestreo es hecho en solamente uno de los picos de la portadora (positivo o negativo) se tiene el muestreo simétrico, de lo contrario, el muestreo es asimétrico. Ambas alternativas de simetría generan un bajo contenido armónico en el voltaje de salida del inversor, siendo comparativamente superior el producido por el PWM asimétrico (Holmes, 1998) y (Camacho, López, Díaz, & Gaviria, 2012).

La tabla 4.4 presenta una clasificación de las técnicas de modulación PWM modernas con base en las características identificadas. Este conjunto de características permite clasificar las propuestas de modulación en el área del control de inversores VSI para aplicaciones de control de motores de inducción. Con este grupo de características se espera facilitar el proceso de comparación entre las diversas técnicas de modulación PWM y, asimismo, aportar para el desarrollo de nuevos algoritmos que permitan la evolución de propuestas en esta área. (Camacho, López, Díaz, & Gaviria, 2012).

CARACTERÍSTICAS	ALTERNATIVAS
Enfoque	Basado en portadora (CB-PWM).
Emoque	Basado en vectores espaciales (SV-PWM).
	Continuo: SPWM, THIPWM1/6, THIPWM1/4, SY-SVPWM.
Algoritmo de	Discontinuo: DPWM0, DPWM1, DPWM2, DPWM3,
modulación	DPWMMax, DPWMMin.
	Híbrido: GDPWM, HDPWM.
	Flanco de subida.
Control de flanco	Flanco de bajada.
	Doble flanco.
Sinoronismo	Sincrónico.
Sincromsino	Asincrónico.
Simotría	Simétrico.
Simetria	Asimétrico.

Tabla 4.4. Resumen de las características concluidas. (Camacho, López, Díaz, &
Gaviria, 2012).

Las características concluidas abordan los aspectos fundamentales para realizar comparaciones objetivas entre técnicas de modulación, permiten el uso de un lenguaje común durante dichas comparaciones y son definidas de forma genérica con el propósito de incluir la caracterización de futuros esquemas de modulación PWM. el objetivo de los autores es que la estructura aquí presentada, estimule la discusión en la comunidad científica y permita una interpretación de mayor didáctica en los ambientes académicos. (Camacho, López, Díaz, & Gaviria, 2012).

5. CAPÍTULO 2: SIMULACIÓN

Para poder generar una onda de voltaje deseada a la salida de un inversor, es necesario poder comandar adecuadamente el encendido y el apagado de los dispositivos de potencia. Las estrategias de comando vistas anteriormente se encargan de generar los patrones de conmutación adecuados para generar dicho voltaje de salida, el voltaje realmente interesante en estos inversores son los voltajes de línea.

En este apartado se detallan las estrategias de modulación que se aplicaron al inversor trifásico con el fin de determinar cuál es más factible respecto a la aplicación que tendrá el inversor, además de considerar su eficiencia y calidad de energía.

De los diferentes tipos de modulación PWM propuestos anteriormente se han seleccionado el *SPWM*, el *SVPWM* y el *THIPWM* para el desarrollo de la simulación debido a la aplicación que se le piensa dar al inversor, el cual se conectará a un motor asíncrono. Estas simulaciones se realizaron en el Simulink® del Matlab®, esta herramienta es de gran utilidad dentro del campo de la electrónica de potencia debido a que el entorno de Simulink® tiene una gran capacidad para simulaciones de comando, lo cual mejora las respuestas de simulación de los circuitos. Del programa se extrajo el esquema y las formas de onda de voltaje de líneas. Además, se realizó un análisis FFT (Fast Fourier Transform – "Transformada Rápida de Fourier") para cada simulación. Se presentará a continuación cada modulación seleccionada.

5.1 SPWM

La estrategia de modulación por ancho de pulso sinusoidal, debido a su fácil implementación, es la técnica más usada en la familia de inversores, además, esta técnica se puede emplear con algunas modificaciones. La idea básica es la de comparar una onda sinusoidal con una señal portadora para obtener los pulsos necesarios para cada interruptor.

Para este tipo de modulación se utilizó el siguiente esquema que contempla tres ondas sinusoidales desfasadas entre ellas 120°, un bloque comparador, un bloque negador "NOT", IGBT's con Diodos configurados como tipo puente y una fuente de voltaje en CD para alimentar a los semiconductores.

Las señales de comando obtenidas a partir de la comparación de una onda moduladora con las ondas portadoras deben cumplir algunas características para poder mantener al máximo la simetría de la onda. (Holmes Grahame & Lipo, 2003).

- La onda sinusoidal y la triangular deben estar sincronizadas, es decir, deben iniciarse en el mismo instante.
- La frecuencia de la portadora debe ser alta. Comúnmente el índice de frecuencia "*mf*" debe ser mayor a 21, esto con el fin de obtener una THD reducida a la salida.

En la figura 5.1 se muestra el esquema utilizado para la modulación SPWM con cada uno de sus bloques y la conexión para medir los voltajes de línea del inversor.



Figura 5.1. Esquema de la modulación SPWM para un inversor trifásico. (Fuente: el autor).

A continuación, en la figura 5.2 se puede visualizar la señal moduladora y la portadora en este caso, la señal moduladora es la de la fase C como se mostró en la figura anterior.



autor).

Consecuentemente, en la figura 5.3 y 5.4 obtenemos las señales de conmutación producidas por las señales moduladoras y portadoras vistas en la figura anterior.



Figura 5.3. Señal de conmutación producidas por la fase C y la señal triangular. (Fuente: el autor).

En la siguiente figura, se tiene la misma señal de conmutación, sin embargo, esta se encuentra negada de tal forma que no se produzca un cortocircuito en el inversor cuando esté operando como ya se ha explicado anteriormente.



Figura 5.4. Señal de conmutación negada. (Fuente: el autor).

Por último, se presenta la forma de onda del voltaje de línea de la fase C con la que hemos venido trabajando ya que la de las otras fases es la misma solo que desfasadas 120° entre ellas.





Por consiguiente, se realiza un análisis FFT para determinar el contenido armónico (THD) de esta salida que se puede observar en la figura 5.6 con su respectivo espectro y la lista con cada porcentaje del contenido para cada armónico en la figura 5.7.

Como se puede observar en la figura 5.6 la segunda barra que es el porcentaje de la fundamental, al ser éste del 100% como se muestra en la lista de la figura 5.7, llega a sobresalir del margen. No obstante, se puede colocar el espectro referente a la fundamental, pero no se verían bien representados los valores de los armónicos ya que su contenido es muy pequeño.



Figura 5.6. Espectro del voltaje de línea CA. (Fuente: el autor).

Para una mejor apreciación de los porcentajes de cada armónico, el Simulink® tiene la capacidad de mostrar en un listado el porcentaje de cada uno. Además, el tiempo de muestreo (sampling time), las muestras por ciclo (samples per cycle), el porcentaje de la componente de CD (DC component), el valor de la fundamental (pico "peak" y rms) y el total de distorsión armónica (THD).

Todas estas componentes antes mencionadas se encuentran en la lista de la figura 5.7 arrojada por el bloque "*powergui*" de Simulink®.

FFT analysis-			
Sampling ti	ime =	le-07 s	~
Samples per	c cycle =	166667	<u> </u>
DC componer	nt =	0.0012	
Fundamental	L =	173.2 peak (122.5 rms)	
THD	=	0.04\$	
0 Hz	(DC):	0.00% 90.0°	
60 Hz	(Fnd) :	100.00% 210.0°	
120 Hz	(h2):	0.00% -9.3°	
180 Hz	(h3):	0.00% 100.5°	
240 Hz	(h4):	0.00% 173.6°	
300 Hz	(h5):	0.01% 146.8°	
360 Hz	(h6):	0.00% 125.4°	
420 Hz	(h7):	0.00% 118.1°	
480 Hz	(h8):	0.00% -31.1°	
540 Hz	(h9):	0.00% 131.6°	
600 Hz	(h10):	0.02% 37.2°	
660 Hz	(h11):	0.00% 150.6°	
720 Hz	(h12):	0.00% 127.3°	
780 Hz	(h13):	0.00% 61.9°	
840 Hz	(h14):	0.00% -25.8°	
900 Hz	(h15):	0.00% 110.7°	
960 Hz	(h16):	0.01% 196.7°	
1020 Hz	(h17):	0.01% -24.7°	
1080 Hz	(h18):	0.00% 80.8°	
1140 Hz	(h19):	0.00% 131.6°	
1200 Hz	(h20):	0.00% -6.1°	
1260 Hz	(h21):	0.00% 54.1°	
1320 Hz	(h22):	0.00% 215.7°	
1380 Hz	(h23):	0.01% 130.4°	
1440 Hz	(h24):	0.00% 40.5°	
1500 Hz	(h25):	0.00% 229.6°	
1560 Hz	(h26):	0.02% -21.3°	
1620 Hz	(h27):	0.00% 35.8°	
1680 Hz	(h28):	0.00% -80.8°	
1740 Hz	(h29):	0.00% 9.7°	
1800 Hz	(h30):	0.00% 36.7°	
1860 Hz	(h31):	0.00% 220.0°	
1920 Hz	(h32):	0.01% -19.9°	
1980 Hz	(h33):	0.00% 43.9°	
2040 Hz	(h34):	0.01% 210.9°	×
I			
		(a)	
FFT analysis	()-05-	0.014 0.64	
2100 Hz	(h35):	U.UI\$ -8.6	^
2160 Hz	(h36):	0.00% 59.7	
2220 Hz	(h37):	0.00% 197.6"	
2280 Hz	(h38):	0.00% -0.9°	
2340 Hz	(h39):	0.00% 84.2°	
2400 Hz	(h40):	0.01% 35.5°	
2460 Hz	(h41):	0.01% -21.2°	
2520 Hz	(h42):	0.00% 105.3°	
2580 Hz	(h43):	0.00% 153.1°	
2640 Hz	(h44):	0.00% -22.4°	
2700 Hz	(h45)	0.00% 112.6°	
2760 82	(h46)	0 00% 164 8°	
2920 12	(h47) ·	0.00% -21.2°	
2020 HZ	(147):	0.00% -21.2	
2880 HZ	(148):	0.00% 105.0	
2940 Hz	(h49):	0.01% 39.5"	×

(b)

Figura 5.7. Lista de armónicos presentes: (a) armónicos desde el 0 al 34 y (b) armónicos desde el 35 al 49. (Fuente: el autor).

5.2 SVPWM

La modulación vectorial es una técnica avanzada de síntesis de tensiones a la salida de un inversor, la cual consiste en generar un espacio vectorial en un plano complejo, en donde cada uno de sus vectores representa un estado específico del inversor.

Esta técnica de modulación permite obtener la secuencia de encendido de los interruptores basándose en la representación de las magnitudes de interés en el espacio de estados. Si se dispone de un sistema trifásico de tensiones de componentes [a, b, c] de frecuencia *f*, es posible trabajar con una representación vectorial con el objetivo de simplificar el problema. (Calendario, 2014).

Se basa en la determinación de la posición del vector de tensión de referencia, el cálculo del tiempo de aplicación de cada uno de los vectores generadores, la elección de la secuencia correcta de estos vectores y la traducción de dichos tiempos en referencia para los compensadores digitales que finalmente generan señales de mando a los transistores del inversor. La optimización de este algoritmo de cálculo conduce a un sistema de modulación más simple y rápida.

Los pasos generales a seguir en cada periodo para determinar los estados y el tiempo que cada uno permanece activo son (Calendario, 2014):

- Determinar el sextante donde se encuentra el vector de referencia.
- Girar el vector de referencia al primer sextante. Dada la simetría existente, todos los cálculos se llevan a cabo en dicho sextante.
- Determinar en qué sector del primer sextante se encuentra localizado el vector de referencia.
- Calcular los tiempos de conmutación.
- Girar el vector de referencia a su lugar de origen, con el fin de obtener los estados que permanecerán activos durante los tiempos calculados.

En comparación con la modulación PWM sinusoidal, la modulación vectorial permite un buen control del sistema; además, permite establecer estrategias de minimización de pérdidas y la atenuación de la tensión en modo común. (Calendario, 2014).

Para obtener una frecuencia de conmutación fija y un desempeño armónico óptimo de modulación SVPWM, cada rama del inversor debe cambiar su estado solo una vez en el periodo de conmutación. Esto solo se logra aplicando primero un vector de estado cero durante ¼ total de su tiempo de aplicación; seguido de dos vectores adyacentes directores aplicados durante la mitad de su tiempo de aplicación; después se vuelve a aplicar el vector cero durante un ¼ total de su tiempo de aplicación. Todo esto en medio periodo de conmutación *Ts*. La siguiente mitad del periodo de conmutación es el espejo de la primera mitad. (Calendario, 2014).

Ahora, se procede a desarrollar esta modulación, provista de bloques como funciones de Matlab® en las cuales se plasma la teoría del "*Space Vector*" para el desfase,

la velocidad de movimiento de los fasores, tiempo de activación, el sector en que se encuentran los vectores, entre otras características. Estas funciones se encuentran descritas en el anexo.



Figura 5.8. Esquema de modulación SVPWM para un inversor trifásico. (a) Bloques del SVPWM y (b) funciones utilizadas para el desarrollo de la modulación SVPWM. (Fuente: el autor).

Principalmente se conectan las tres ondas sinusoidales desfasadas 120° entre ellas, generándose así el vector de referencia. En el siguiente paso se procede a la transformación del sistema trifásico al plano $\alpha\beta$.

Posteriormente, se deriva a convertir estas señales a un plano polar para obtener así la magnitud y ángulo de un vector único.

Una vez obtenidos el vector de referencia y el ángulo, se procede al cálculo del sector donde se encuentra ubicado el vector de referencia. Con el ángulo del voltaje de referencia se calcula el sector del hexágono en donde está localizado el voltaje de referencia.

Por consiguiente, se calculan los tiempos de activación (T0, T1 y T2). Todos estos pasos anteriores se realizaron por medio de las funciones en Matlab como se puede ver en la figura 5.8b. En definitiva, al final del desarrollo de la modulación, se obtienen las formas de onda de los voltajes de salida del inversor como se observa en la figura 5.9 a continuación.



Figura 5.9. Voltaje de línea AB a la salida del inversor. (Fuente: el autor).

Posteriormente se realiza el análisis de la Transformada Rápida de Fourier (analysis FFT), la cual se puede visualizar en la figura 5.10 con su espectro y en la figura 5.11 la lista con el contenido armónico de cada componente.



Figura 5.10. Forma de onda del voltaje de línea AB a la salida del inversor. (Fuente: el autor).

Al igual que para la modulación SPWM se muestra en un listado el porcentaje de cada componente armónica.

Г	FFT analysis					
L	Sampling time	= le-07 s	~			
L	Samples per cycle	= 166667				
L	DC component	= 0.0012				
L	Fundamental	= 149.5 peak (105.7 rms)				
	THD	= 15.13%				
L						
L	0 Hz (DC):	0.00% 270.0°				
L	60 Hz (Fnd):	: 100.00% -30.0°				
L	120 Hz (h2):	11.67% 120.0°				
L	180 Hz (h3):	0.00% 265.8°				
L	240 Hz (h4):	7.82% 60.0°				
L	300 Hz (h5):	4.80% 29.9°				
L	360 Hz (h6):	0.00% -88.3°				
L	420 Hz (h7):	2.04% -30.0°				
L	480 Hz (h8):	0.25% -59.0°				
L	540 Hz (h9):	0.00% -64.5°				
	600 Hz (h10):	1.83% 240.1°				
	660 Hz (hll):	0.21% 209.9°				
	720 Hz (h12):	0.00% -4.9°				
	780 Hz (h13):	0.47% 150.0°				
L	840 Hz (h14):	0.60% -58.8°				
	900 Hz (h15):	0.00% 16.8"				
L	960 Hz (h16):	0.35% 59.7*				
L	1020 Hz (h17):	0.31% 210.7*				
L	1080 Hz (h18):	0.00% 28.3*				
L	1140 Hz (h19):	0.15% 147.8				
L	1200 Hz (H20):	0.42% 120.7				
L	1280 Hz (h21):	0.00% 33.6				
L	1320 Hz (h22):	0.04% 55.1				
L	1440 Hg (h24):	0.10% 25.7				
L	1440 Hz (H24).	0.00% 40.5				
L	1560 Hz (h26):	0.10% -68.2°				
L	1620 Hz (h27):	0.00% 64.5°				
L	1680 Hz (h28)	0.03% 69.4°				
L	1740 Hz (h29):	0.08% 22.7°				
L	1800 Hz (h30):	0.00% 76.0°				
L	1860 Hz (h31):	0.01% 108.9°				
L	1920 Hz (h32):	0.01% 166.4°				
L	1980 Hz (h33):	0.00% 86.5°				
L	2040 Hz (h34):	0.09% 237.8°				
L	2100 Hz (h35):	0.04% 212.3°	× .			
		(a)				
	FFT analysis					
	2160 Hz (h36):	0.00% 95.5°	~			
	2220 Hz (h37):	0.00% 207.3°				
	2280 Hz (h38):	0.07% -57.1°				
	2340 Hz (h39):	0.00% 106.1				
	2400 HZ (h40): 2460 H= (h40):	0.01% 83.2*				
	2460 HZ (N41): 2520 U- (N42):	0.01% 266.4				
	2520 HZ (N42): 2580 Hz (b42):	0.00% 115.9				
	2640 Hz (h44)	0.05* 177.0				
	2700 Hz (h45)	0.00% 124.2°				
	2760 Hz (h46)	0.00% 124.2				
	2820 Hz (h47)	0 11% 208 8°				
	2880 Hz (h48)	0.00% 131.6°				
	2940 Hz (h49):	0.04% -34.6°	~			

(b)

Figura 5.11. Lista de armónicos presentes: (a) armónicos desde el 0 al 35 y (b) armónicos desde el 36 al 49. (Fuente: el autor).

5.3 THIPWM

Por último, tenemos la modulación PWM por inyección del tercer armónico (THIPWM por sus siglas en inglés), en esta técnica de modulación se suma a las señales de control el armónico de orden tres, lo que genera las tres señales de control A, B y C.

La idea básica al igual que la modulación SPWM es la de comparar una onda sinusoidal con una señal portadora para obtener los pulsos necesarios para cada interruptor. Cabe resaltar que la señal portadora cuenta con una gran diferencia y es que se encuentra dotada del contenido del tercer armónico lo que le aporta una característica visualmente destacable que se podrá apreciar en la figura 5.14.

Para este tipo de modulación se utilizó el esquema de la figura 5.12 que contempla dos ondas sinusoidales, donde una de ellas tiene tres veces la frecuencia fundamental como se muestra en la figura 5.13, luego, estas se suman para generar la señal moduladora. Posteriormente se les imprime un desfase de 120° entre ellas. por consiguiente, se utiliza un bloque comparador entre la señal moduladora y la portadora triangular y se conectan a los pares de IGBT's, a los transistores inferiores se le une a un bloque negador "NOT" para evitar el cortocircuito del bus de CD.



Figura 5.12. Esquema de modulación THIPWM para un inversor trifásico. (Fuente: el autor).

A continuación, en la figura 5.13 se muestra las formas de onda de la fundamental y del tercer armónico (tres veces la frecuencia fundamental) que se utilizan para formar la señal moduladora que se ilustra en la figura 5.14. Para estas gráficas se tomó como referencia la fase A y el voltaje de línea AB, la cual no presenta desfase.



Figura 5.13. Ondas de la fundamental y de tercer armónico que conforman la señal moduladora. (Fuente: el autor).

Posteriormente, se tiene la comparación de la señal moduladora y la portadora, la moduladora está compuesta por las ondas de la figura 5.13 exhibidas anteriormente, mientras que la portadora es la una señal triangular.



Figura 5.14. Señal moduladora y portadora. (Fuente: el autor).

Producto de esta interacción entre moduladora y portadora se produce el estado de conmutación que se observa en la figura 5.15.



En síntesis, se presenta la forma de onda de voltaje de línea AB con la que se ha trabajado a lo largo de esta técnica de modulación debido a que las otras son similares con la salvedad de que se encuentran desfasadas 120° entre ellas.



Figura 5.16. Voltaje de línea AB a la salida del inversor. (Fuente: el autor).

Continuamente, se realiza un análisis FFT para determinar el contenido armónico (THD) de esta salida que se puede observar en la figura 5.17 con su respectivo espectro y la lista con cada porcentaje del contenido para cada armónico en la figura 5.18 como se mostró en las técnicas anteriores.



Figura 5.17. Espectro del voltaje de línea CA. (Fuente: el autor).

Para lograr apreciar mejor la cantidad de cada componente armónico tal como se ilustró con las técnicas anteriores se presenta una lista que alberga todos los porcentajes de cada uno de los armónicos y se muestra en la figura 5.18.

Sampling time 🤤 🤫	= le-07 s	\mathbf{A}
Samples per cycle :	= 166667	
DC component :	= 1.819e-07	
Fundamental	= 173.2 peak (122.5 rms)	
THD	= 0.05%	
0 Hz (DC):	0.00% 90.0°	
60 Hz (Fnd):	100.00% -30.0°	
120 Hz (h2):	0.01% 216.2°	
180 Hz (h3):	0.00% -35.9°	
240 Hz (h4):	0.01% 269.8°	
300 Hz (h5):	0.01% 18.1°	
360 Hz (h6):	0.00% 230.7°	
420 Hz (b7):	0 00% -44 6°	
480 Hz (b8):	0.01% 225.7°	
540 Hg (h9):	0.00% 154.6°	
600 He (h10)	0.00% 134.0	
600 HZ (H10):	0.00% 218.8	
000 HZ (NII):	0.01% 209.2	
720 HZ (NIZ):	0.00% 45.6	
780 HZ (h13):		
840 Hz (h14):	0.01% 192.9°	
900 Hz (h15):	0.00% -89.6°	
960 Hz (hl6):	0.00% -12.2°	
1020 Hz (h17):	0.00% 201.5°	
1080 Hz (h18):	0.00% 192.1°	
1140 Hz (h19):	0.00% 97.4°	
1200 Hz (h20):	0.00% 37.2°	
1260 Hz (h21):	0.00% 116.0°	
1320 Hz (h22):	0.01% -37.3°	
1380 Hz (h23):	0.01% 195.2°	
1440 Hz (h24):	0.00% -46.7°	
1500 Hz (h25):	0.00% 249.4°	
1560 Hz (h26):	0.01% 213.2°	
1620 Hz (h27):	0.00% 222.2°	
1620 Hg (h29):	0.00% _22.2	
1240 Hz (h20).	0.01* -32.2	
1740 Hz (H29).	0.01% 233.0	
1800 Hz (H30):	0.00% 158.7	
1860 Hz (h31):	0.00% -89.8	
1920 Hz (h32):	0.00% -62.1°	
1980 Hz (h33):	0.00% 79.4°	
2040 Hz (h34):	0.01% 218.0°	
2100 Hz (h35):	0.01% 222.8°	
2160 Hz (h36):	0.00% 244.4°	×
	(a)	
FFT analysis	· ·	
2220 Hr /b27) -	0.01% -70.6°	
2220 Hz (h37):	0.01% -/0.8	^
2200 HZ (N38):	0.02% 223.1	
2340 HZ (H39):		
2400 HZ (H40):	0.01% -45.2	
2460 HZ (N41):	0.01% 238.4	
2520 HZ (h4Z):	0.00% 138.8	
2580 HZ (h43):	0.00% 206.7*	
2640 HZ (h44):	0.01% 32.5*	
2700 Hz (h45):	0.00% 241.0°	
2760 Hz (h46):	0.01% 170.8°	
2820 Hz (h47):	0.01% 207.7°	
2880 Hz (h48):	0.00% 207.3°	
2940 Hz (h49):	0.00% 140.8°	×

(b) Figura 5.18. Lista de armónicos presentes: (a) armónicos desde el 0 al 36 y (b) armónicos desde el 37 al 49. (Fuente: el autor).

En conclusión, al comparar las tres modulaciones simuladas se puede observar las características que aportan cada técnica a la salida del inversor. Estas se encuentran contempladas en la tabla 5.1 que se muestra más adelante.

Técnica de Modulación	Vpico (V)	Vrms (V)	THD (%)
SPWM	173.2	122.5	0.04
SVPWM	149.5	105.7	15.13
THIPWM	173.2	122.5	0.05

Tabla 5.1. Características principales de cada técnica de modulación. (Fuente: el autor).

Con estos resultados se verifica lo plasmado en la teoría. La técnica SPWM es muy sencilla y con la adecuada programación se puede llegar a conseguir un bajo contenido armónico y un alto voltaje rms a la salida al igual que en la técnica THIPWM donde se consigue los mismos valores para el voltaje; sin embargo, con la inyección del tercer amónico se consigue disminuir los armónicos de bajo orden, pero los de alto grado se elevan un poco y esto hace que aumente el porcentaje del THD. Por último, tenemos la técnica SVPWM donde podemos conseguir un mejor control y en consecuencia un aumento en el THD de la salida del inversor disminuyendo así la magnitud de los voltajes.

Por lo tanto, la mejor opción de todas las técnicas de modulación es la SPWM, sin embargo, también se puede implementar el THIPWM ya que el aumento del THD no es muy drástico y amplio, brindando así un pequeño contenido armónico de bajo orden y con los armónicos impares, importante para cuando se desea controlar un motor.

6. CAPÍTULO 3: DISEÑO

En este capítulo se toman en cuenta los puntos más importantes al momento de realizar el diseño de un inversor trifásico tipo puente con IGBT's, comenzando por los circuitos de potencia desde el rectificador hasta la salida del puente inversor, seguido por un sistema microprocesado para la generación de las señales de la modulación PWM en el que se puede implementar los tres algoritmos sugeridos en el apartado anterior, entre estos se encuentran el SPWM, SVPWM y el THIPWM.

En esta misma etapa se incluyen los circuitos para el aislamiento de las señales con la parte de potencia por medio de opto acopladores, además de elementos de protección para una falla que ocurra en el equipo.

Se ha diseñado adicionalmente una interfaz GUI con GUIDE de Matlab®, con el cual se puede interactuar a través del variador de frecuencia para arranque y parada del motor.

6.1 DIAGRAMA DE BLOQUES DEL INVERSOR

Por medio de un diagrama de bloques se sintetiza en conjunto el inversor a diseñarse, indicando sus partes generales y los módulos que las contienen permitiendo una mejor comprensión de los diseños siguientes. La figura 6.1 muestra el diagrama de bloques del inversor integradas en cinco módulos. El primero contiene el conjunto de diodos que forman el puente rectificador no controlado llamado *Módulo rectificador*, el siguiente se compone del filtro para el rectificador, así como dos fuentes de alimentación aisladas para alimentación de los circuitos, la una para la etapa de los *drivers* que se muestra con línea continua y la otra para la parte de los opto-acopladores indicada con línea cortada, estos circuitos se incluyen en el *Módulo de fuentes aisladas*.

El siguiente módulo se compone del circuito de control de los IGBT's y el puente inversor trifásico denominado *Módulo puente inversor con IGBT's*, siendo los anteriores los módulos de potencia.

Para el control y generación de las señales se dispone del *Módulo PWM* donde se encuentra la tarjeta en la que se implementan los algoritmos para la generación de los anchos de pulso que alimentarán al controlador de IGBT's, en esta tarjeta se incluye los circuitos que detectan las fallas del sistema, así como circuitos de protecciones y detección

de fallas de las diferentes etapas del conjunto. Por último, está el denominado *Módulo de Interfaz* que se encarga de manejar los periféricos que se utilizan para la interfaz con el usuario.



Figura 6.1. Diagrama de bloques del inversor. (Fuente: el autor).

6.2 MÓDULO RECTIFICADOR DE SEIS INTERRUPTORES

El primer módulo a ser analizado es el puente trifásico, que se compone por 6 diodos que toman el voltaje trifásico de la red y lo rectifican. La figura 4.2 y 4.3 muestran la estructura y formas de onda del mismo, esta configuración es conocida también como rectificador de seis pulsos como se mencionaba en la parte teórica según (Rashid, 2004). El voltaje pico a la salida del rectificador está dado por la relación 6.1 siguiente:

$$500\sqrt{2} = 707.106V \tag{6.1}$$

Este voltaje al ser filtrado por medio de un capacitor adecuado se convierte en el voltaje del bus CD, este dato conjuntamente con la potencia y considerando un rendimiento del 80%, debido a que, por el método usado el voltaje de salida es el $\frac{\sqrt{3}}{2\sqrt{2}} = 0.612$ (rms) o $\frac{\sqrt{3}}{2} = 0.866$ (pico) del voltaje de entrada a un índice de modulación de uno (M = 1) (Mohan, Undeland, & Robbins, 2009), de acuerdo a la figura 4.15 y considerando un 6% de pérdidas en los elementos, se calcula la corriente que circulará por los diodos del rectificador que de acuerdo a la relación 6.2 será:

$$Idc = In = \frac{1000VA}{707.106V*0.8} = 1.767A$$
(6.2)

Cada uno de los diodos conduce a 120° como ya se había mencionado, por lo tanto, la corriente rms está dada por la relación 6.3 (Rashid, 2004):

$$Irms = \sqrt{\frac{1}{2\pi} \int_0^{\frac{2\pi}{3}} In^2 dt}$$
(6.3)
$$Irms = \sqrt{\frac{In^2 * 2\pi}{2\pi * 3}}$$
$$Irms = In \sqrt{\frac{1}{3}}$$
$$Irms = 1.767A \sqrt{\frac{1}{3}} = 1.02A$$

Esta es la corriente nominal que soportan cada uno de los diodos, pero los picos de corriente que deben soportar los diodos son función del filtro, la carga y el rizado que se desee a la salida del rectificador el que normalmente debe ser menor al 5% (Rashid, 2004). La figura 6.2 muestra los ángulos de conducción de cada diodo sin filtro, así como los correspondientes con filtro, con estos datos puede deducirse el pico que soporta el diodo.



Figura 6.2. Conducción de cada diodo con y sin filtro. (Espinoza Torres, 2000).

Sin el filtro de salida cada uno de los diodos conduce 120° y con el filtro el tiempo de conducción del diodo será **Y**, que como se observa es función del valor del rizado, además, el filtro hace que dentro de cada periodo el diodo conduzca cada 60° , por lo tanto, el ángulo al cual empieza a conducir el diodo **X** está dado por la relación 6.4 (Espinoza Torres, 2000), que confirma que es función directa del rizado.

$$Vp \sin(x) = Vp - Vp * Rizado$$
$$X = \sin^{-1} \left(\frac{Vp - Vp * Rizado}{Vp} \right)$$
$$X = \sin^{-1}(1 - Rizado)$$
(6.4)

El tiempo de conducción Y del diodo se obtiene de la relación 6.5.

$$Y = 90^{\circ} - X \tag{6.5}$$

Con las relaciones anteriores y la ayuda de la figura 6.3 se puede determinar el valor del pico del diodo; considerando conducción continua y la corriente constante, la cantidad de energía que debe entregar el diodo al capacitor en los dos tiempos **Y** debe ser la misma que el área que se tendría sin filtro. (Espinoza Torres, 2000).



Figura 6.3. Picos de corriente en los diodos. (Espinoza Torres, 2000).

Para simplificar se toma que una de las áreas sombreadas sea igual a la mitad del área total, es decir, tomando 60° de conducción, esto es:

$$60^{\circ} * In = Y * Ipico$$

$$Ipico = \frac{60^{\circ} * In}{Y}$$
(6.6)

De las ecuaciones 6.4, 6.5 y 6.6, se desprende la ecuación 6.7 que representa el pico de corriente como se muestra a continuación:

$$Ipico = \frac{60^{\circ} * In}{90^{\circ} - \sin^{-1}(1 - Rizado)}$$
(6.7)

Esta relación permite dimensionar los picos de corriente que deben soportar los diodos en el caso de un rectificador de seis pulsos con filtro capacitivo como el que se está diseñando.

Reemplazando los valores de la corriente nominal dada por la relación 6.2 y asumiendo un rizado del 5% la corriente pico de los diodos es:

$$Ipico = \frac{60^{\circ} * 1.767A}{90^{\circ} - \sin^{-1}(1 - 0.05)}$$
$$Ipico = \frac{60^{\circ} * 1.767A}{18.195^{\circ}} = 5.826A$$
(6.8)

El voltaje pico inverso que soporta cada uno de los diodos es igual al voltaje pico, es decir $500\sqrt{2} = 707.106V$ de acuerdo a la ecuación 6.1; siendo este último parámetro faltante para dimensionar los diodos.

De esta forma los diodos deben cumplir con las siguientes especificaciones mínimas:

- Corriente nominal RMS > 1.02A.
- Corriente pico > 5.826A.
- Voltaje inverso > 707.106V.

Para mayor robustez se puede construir el puente trifásico mediante tres puentes monofásicos, quedando el esquema como el mostrado en la figura 6.4.



Figura 6.4. Puente trifásico mediante tres puentes monofásicos. (Espinoza Torres, 2000).

Estando los diodos en paralelo, su capacidad de corriente se duplica (Rashid, 2004), por lo cual el puente queda sobredimensionado, pero económicamente es factible ya que es más económico comprar los tres puentes monofásicos que los seis diodos, además su montaje es más sencillo que el de los seis diodos debido a que se encuentran en un encapsulado plástico aislado, permitiendo montarse sobre el mismo disipador.

6.3 FILTRO CAPACITIVO PARA EL RECTIFICADOR

El valor del filtro depende del rizado que se desee y de la corriente nominal de la carga, partiendo de la relación entre el voltaje y la corriente para un capacitor dada por la ecuación 6.9, sin embargo, puede aproximarse a la ecuación 6.10 tomando la carga y descarga del capacitor como lineal (Boylestad & Nashelsky, 2009) y (Rashid, 2004).

$$v_c = \frac{1}{c} \int_0^t i \, dt \tag{6.9a}$$

$$V_c = \frac{I}{c} \int_0^t dt \tag{6.9b}$$

$$\Delta V_c = \frac{I}{c} * \Delta t \tag{6.10}$$

De acuerdo a la figura 6.2 del tiempo de conducción de cada diodo, el capacitor debe entregar la corriente nominal el tiempo que no conduce el diodo, esto es 60°-Y, por lo tanto, combinando las ecuaciones 6.4 y 6.5 de los tiempos de conducción del diodo y capacitor, pasando a tiempo con frecuencia de 60Hz se tiene:

$$\Delta t = \frac{1}{f * 360^\circ} (60^\circ - Y)$$

Ahora, reemplazando el valor de Y se obtiene que:

$$\Delta t = \frac{1}{f * 360^{\circ}} [60^{\circ} - 90^{\circ} + \sin^{-1}(1 - Rizado)]$$
$$\Delta t = \frac{1}{f * 360^{\circ}} [\sin^{-1}(1 - Rizado) - 30^{\circ}]$$
(6.11)

Sustituyendo la ecuación 6.10 y considerando que la variación del voltaje es el voltaje pico por el rizado, se deduce la ecuación para determinar el valor del capacitor dada por la relación 6.12.

$$\Delta V_c = \frac{I * [\sin^{-1}(1 - Rizado) - 30^\circ]}{C * f * 360^\circ}$$
$$C = \frac{I * [\sin^{-1}(1 - Rizado) - 30^\circ]}{Vp * Rizado * f * 360^\circ}$$
(6.12)

Considerando para el presente caso un rizado del 5% como ya se ha venido trabajando, que la corriente nominal es de 1.02A de acuerdo con la ecuación 6.2 y el voltaje 707.106V referente a la ecuación 6.1, entonces el valor del capacitor será:

$$C = \frac{1.02A * [\sin^{-1}(1 - 0.05) - 30^{\circ}]}{707.106V * 0.05 * 60Hz * 360^{\circ}}$$
$$C = 55.836\mu F$$

Para tener un rizado menor se usa un capacitor con un voltaje mayor al voltaje pico, es decir 707V; por lo tanto, los capacitores equivalentes pueden ser de 3 de 22uF a 800V DC, teniendo así un rizado menor al 5% y que puede soportar hasta 800V. Para disminuir la cantidad de capacitores debido a que estos tres ocuparían mucho espacio, se puede dejar un rizado un poco mayor y adquirir tan solo un par de estos capacitores.

6.3.1 CIRCUITO DE CARGA Y DESCARGA DEL CAPACITOR

El momento de la conexión de la energía al capacitor, este se encuentra inicialmente descargado, consumiendo en el inicio gran corriente que va disminuyendo conforme se va cargando el capacitor; para limitar el pico inicial de corriente y de esta manera proteger a los diodos del puente se usa un circuito de arranque o carga inicial de los capacitores como el indicado en la figura 6.5. (Espinoza Torres, 2000).

El capacitor se carga a través de la resistencia Rc, de cuyo valor depende el pico inicial de corriente, cuando la carga comienza a ser constante el relé cortocircuita la resistencia y el bus de CD queda listo. (Espinoza Torres, 2000).



Figura 6.5. Circuito de carga y descarga del capacitor. (Espinoza Torres, 2000).

Al retirar la energía del inversor, el capacitor retiene su carga, lo cual puede resultar peligroso para el usuario, por lo tanto, es recomendable tener un circuito de descarga. La figura 6.6 también muestra el circuito de descarga del capacitor a través de una resistencia de descarga Rd, siendo recomendable que el bus de CD se descargue a un valor menor a 45V en un periodo de 60s, además se indica la descarga a través del LED que se encuentra
en serie con Rd de mucha utilidad para evitar descargas al realizar revisiones del equipo. (Espinoza Torres, 2000).

Partiendo de la descarga debido a que permite dimensionar Rd que queda en serie para la carga se tuene que al retirarse la energía, el circuito está compuesto por el capacitor, la resistencia Rd y el LED (Espinoza Torres, 2000), describiendo la relación 6.13 al circuito, que es obtenida al desarrollar y reemplazar la relación del voltaje en un capacitor como se describe a continuación a partir de la ecuación 6.9a. (Rashid, 2004).

$$v_c = \frac{1}{C} \int_0^t i \, dt$$

Al desarrollar esta expresión obtenemos la siguiente ecuación:

$$v_c = K1 + K2 * e^{-\frac{t}{RC}}$$

Ahora, al analizar las condiciones iniciales que son: en $t = 0 \rightarrow v_c = Vs$ y $t = \infty \rightarrow v_c = 0$ con lo que K2 = Vs y K1 = 0, con estos valores para las condiciones descritas se determina Rd de la siguiente manera:

$$v_{c} = Vs * e^{-\frac{t}{Rd * C}}$$

$$\ln\left(\frac{Vs}{Vc}\right) = \frac{t}{Rd * C}$$

$$Rd = \frac{t}{\ln\left(\frac{Vs}{Vc}\right) * C}$$
(6.13)

Se considera que la resistencia debe tener un valor para un voltaje menor a los 45V luego de 60s, así que reemplazamos estos valores y obtenemos que:

$$Rd = \frac{60s}{\ln(\frac{707.106V}{45V}) * 66\mu F}$$
$$Rd = 330036.2815\Omega$$

Por lo tanto, una resistencia de un valor igual o menor a $330k\Omega$ cumple con las condiciones para la descarga.

La potencia que debe disipar la resistencia se puede determinar teniendo en cuenta la consideración anterior para el cálculo del valor de la resistencia, se toma la peor de las condiciones con el valor inmediatamente menor (Rd= $330k\Omega$) y que la peor condición para la resistencia es cuando comienza la descarga, con lo que la potencia inicial a disiparse es dada por la relación 6.14 siguiente:

$$P = \frac{Vs^2}{Rd} = \frac{707.106V^2}{330,000\Omega} = 1.515W$$
(6.14)

Como el voltaje va reduciendo de forma exponencial, esta potencia irá reduciendo con lo que la potencia con lo que la potencia promedio será menor, por este motivo la resistencia que se elige es de $330k\Omega - 2W$, disipando adecuadamente la descarga y cumplir con las recomendaciones del tiempo de descarga (Espinoza Torres, 2000).

La corriente máxima a través de Rd, que será la inicial de descarga dada por la relación 6.15 siguiente:

$$I = \frac{Vs}{R} = \frac{707.106V}{330,000\Omega} = 2.143mA$$
(6.15)

Esta corriente es menor a la nominal del LED, encendiéndose sin ningún problema.

Por otra parte, para sensar el voltaje del bus de CD tanto para monitoreo como para la entrada del relé se coloca en paralelo con el capacitor un divisor de voltaje formado por Ra y Rb de la figura 6.5.

Se toma 8V como equivalente al voltaje nominal 707.106V, dejando un rango para la medición de sobrevoltajes en el bus de CD con lo que el divisor de voltaje es dado por la relación 6.16 siguiente:

$$Vsensor = Vs * \frac{Ra}{Ra+Rb}$$
(6.16)

De la ecuación anterior la relación entre Ra y Rb es dada por 6.17:

$$Rb = Ra\left(\frac{Vs}{Vequiv} - 1\right)$$
$$Rb = Ra\left(\frac{707.106V}{15V} - 1\right)$$
$$Rb = 46.14Ra$$
(6.17)

Para no afectar sobre Rd y reducir la corriente circulante por estas, se elige Ra= $33k\Omega$ y Rb= $1M\Omega$, esto forma una resistencia de descarga equivalente Rd' como sigue:

$$Rd' = 330k\Omega \parallel 1000k\Omega + 33k\Omega = 33.329k\Omega$$

En la determinación de la resistencia Rc se debe considerar en el circuito de la figura 6.5, la resistencia Rd' equivalente queda en paralelo con el capacitor, y este conjunto está en serie con Rc, por lo tanto, el capacitor se cargará a un voltaje menor al de la fuente.



Figura 6.6. Circuito equivalente. (Espinoza Torres, 2000).

El voltaje del capacitor debe ser lo mayor posible para que así, al momento de entrar el relé, tener un salto de voltaje menor, por lo tanto, se toma un voltaje 10% menor al nominal y mediante el circuito equivalente se determina el valor de Rc. La figura 6.6 muestra el circuito equivalente y las relaciones para determinar Req y Veq las cuales son dadas por las ecuaciones 6.18 y 6.19. Además, de la relación para el voltaje equivalente se deduce la relación de la ecuación 6.20 para determinar Rc como se indica a continuación:

$$Veq = Vs * \frac{Rd'}{Rd' + Rc}$$
(6.18)

$$Req = Rd' \parallel Rc \tag{6.19}$$

$$Rc = 330k\Omega\left(\frac{707.106V}{636.395V} - 1\right)$$
(6.20)

$$Rc = 37k\Omega$$

Tomando R1=2800Ω, la peor condición será al inicio de la carga siendo su potencia:

$$P = \frac{Vs^2}{R1} = \frac{707.106V^2}{27000\Omega} = 18.518W$$

Se usa dos resistencias de $22k\Omega$ de 5W con lo que se tiene una resistencia equivalente de $44k\Omega$ y 10W, esta resistencia soporta mayor potencia al inicio de la carga, pero va disminuyendo conforme se va cargando el capacitor, el exceso de calor se disipa fácilmente ya que luego de entrar el relé esta resistencia queda cortocircuitada.

Para el dimensionamiento del relé se debe considerar que luego de cortocircuitar la resistencia de carga, sus contactos deben soportar la corriente que circula a través del bus de CD y que su capacidad de interrupción debe ser mayor al voltaje CD. De acuerdo a estos parámetros se elige un relé que cuyos contactos soporten una corriente mayor a 2A y que tiene una capacidad de interrupción de un voltaje mayor a 707V DC, de acuerdo a los valores correspondientes a los calculados utilizando las ecuaciones 6.1 y 6.2.

6.4 MODULO PUENTE INVERSOR CON IGBT's

El bus de CD alimenta a un inversor tipo puente compuesto por seis IGBT's como lo muestra la figura 4.6, el mismo que alimenta directamente al motor.

Para el dimensionamiento de los IGBT's se considera: la corriente, voltaje de trabajo y frecuencia de conmutación, por lo tanto, se debe determinar cada uno de estos parámetros para la selección de los mismo.

6.4.1 SELECCIÓN DE LOS IGBT's

El voltaje que soporta cada elemento es el que entrega el bus de CD que de acuerdo a lo expuesto en la ecuación 6.1 es de 707.106V, la corriente que circula por cada elemento es la corriente rms para la potencia especificada, debido a que para cualquier valor de frecuencia e índice de modulación se debe mantener la corriente constante como se explicó en la teoría; por lo tanto, la corriente nominal por fase para 1kVA y FP=0.85 está dada por la relación 6.21.

$$I = \frac{1000VA}{500V*\sqrt{3}*0.85} = 1.358A \tag{6.21}$$

La corriente pulsante máxima que conduce cada semiconductor será la que entrega el bus de CD dada por la relación 6.2, es decir, 2A aproximadamente. Por lo tanto, los IGBT's deben cumplir con las características mínimas de operación siguientes:

- Voltaje > 707.106V.
- Corriente rms > 1.35A.
- Corriente pulsante > 2A.

Dando un factor de seguridad de aproximadamente 4 veces se pueden elegir los IGBT's de International Rectifier IRG4BC30UD de última generación (cuarta generación IRG4); son IGBT's ultra rápidos con diodo incluido que entre sus características principales están (International Rectifier, 2000) y (International Rectifier, 1997):

- Voltaje de operación colector emisor: 600V.
- Corriente constante: 23A @ 25°C y 12A @ 100°C.
- Corriente pulsante: 92A.
- Corriente del diodo 12A.

- Disipación máxima de potencia: 100W @ 25°C y 42W @ 100°C.
- Optimizado para trabajar con frecuencias de 8 a 40kHz.

6.4.2 MÓDULO DE IGBT "SIX-PACK"

El sobredimensionamiento va de acuerdo a lo que recomienda el fabricante para la potencia de esta aplicación. Sin embargo, se puede implementar también un módulo de IGBT "six-pack".

Los módulos en serie "six-pack" son dispositivos que tienen en el interior los chips de los IGBT y de los diodos de circulación libre que se encuentran soldados en substratos aislantes cerámicos. La corriente de fase es alimentada a través de cientos de hilos de aluminio unidos a la superficie del chip. Los módulos IGBT se han convertido en componentes clave para el tratamiento de la potencia en los motores de velocidad variable de baja tensión. Sin embargo, el suministro de estos componentes se encuentra muy fragmentado, de modo que diversos fabricantes ofrecen módulos IGBT con diferentes topologías, dimensiones y parámetros. Esto dificulta mucho la intercambiabilidad de equipos para el usuario y además ha limitado el mercado para los productos de cada uno de los fabricantes (Fuji Electric, 2000) y (Zehringer, Dewar, & Schroderus, 2000).

Por lo tanto, el módulo de IGBT que se puede seleccionar es de la Fuji Electric 6MBI75L-060, son muy rápidos con diodo incluido. Entre sus características principales se encuentran (Fuji Electric, 2000).

- Conmutación de alta velocidad.
- Baja tensión de saturación.
- Controlador de voltaje.

Además, entre sus aplicaciones se encuentran:

- Inversor para accionamiento por motor.
- Amplificador de servo accionamientos de CA y CC.
- Fuentes de alimentación ininterrumpidas (UPS).
- Máquinas industriales, como máquinas de soldar.

En la siguiente figura 6.7, se muestra el circuito esquemático equivalente del módulo de IGBT.



Figura 6.7. Circuito esquemático equivalente del módulo de IGBT de la Fuji Electric 6MBI75L-060. (Fuji Electric, 2000).

6.5 CIRCUITO CONTROLADOR DE IGBT's (DRIVER)

En esta etapa se reciben las cuatro señales de control (dos principales y dos negadas) y las convierte en condiciones de activación o de apagado, dando las características necesarias para que los IGBT's conmuten de una manera rápida y sin problemas.

Para la activación de los IGBT's se debe considerar que en la parte inferior del puente se tiene una misma referencia para las señales de control y para la parte superior se debe tener tres referencias independientes con respecto al emisor de cada uno de los IGBT's. Este problema puede ser superado con el uso de cuatro fuentes independientes o por medio de un circuito manejador de IGBT's fabricado por la casa International Rectifier, que permite manejar directamente a un puente trifásico de IGBT's una sola fuente de alimentación o tres monofásicos con dos fuentes de alimentación, este es el IR2130 e IR2110 respectivamente. Sin embargo, los parámetros que se muestran a continuación es el del controlador IR2110 que se utiliza para esta aplicación. (International Rectifier, 2005).

Los IR2110 son drivers de MOSFET e IGBT de alto voltaje, velocidad y potencia con canales independientes de salida de referencia alta y baja. Los controladores de salida cuentan con una etapa de pulsos, buffer, diseñado para un mínimo cruce a conducción. Los retardos de propagación se emparejan para simplificar el uso en aplicaciones de alta

frecuencia. El canal flotante se puede utilizar para activar un MOSFET de potencia de canal N o IGBT en la configuración de lado de alta operando hasta 500 o 600 voltios. La respuesta de este elemento se da típicamente a 120ns en subida y 94ns en caída. El esquema de conexión típica para este dispositivo presentado en la hoja de características es la mostrada en la figura 6.9, sin embargo, primero se presentan los parámetros en la figura 6.8 y la tabla 6.1.



Figura 6.8. Circuito manejador IR2110. (International Rectifier, 2005).

SÍMBOLOS	DESCRIPCIÓN
HIN	Entrada en alto para la compuerta.
LIN	Entrada en bajo para la compuerta.
Vdd	Voltaje de alimentación.
Vcc	Voltaje de alimentación.
V _{ss}	Tierra lógica.
Vв	Voltaje de salida flotante.
НО	Voltaje de salida flotante para la compuerta.
Vs	Voltaje de salida flotante de retorno.
LO	Voltaje de salida de la parte inferior.
COM	Voltaje de salida flotante de retorno.

Tabla 6.1. Definiciones de cada pin del manejador IR2110. (International Rectifier, 2005).

La conexión típica para este tipo de controladores según el fabricante se puede observar en la siguiente figura de donde se partirá para realizar el cálculo de los componentes que se deben colocar para su configuración y correcto funcionamiento, estos cálculos se presentan en el siguiente apartado.

Typical Connection up to 500V or 600V HO V_B V_{DD} o VDD ٧_s HIN HIN O TO LOAD SD SD o LIN V_{cc} LIN ° Vss COM V_{ss} ° -LO V_{cc} °

Figura 6.9. Conexión típica del controlador IR2110. (International Rectifier, 2005).

El manejador IR2110 se conecta con los IGBT's como lo indica la figura 6.9, en la que se muestran los elementos adicionales que se deben usar para formar las fuentes flotantes.

Para desplazar la referencia hasta el nivel del emisor correspondiente, se usa los condensadores que van de VB a VS en este caso C4 y los diodos D1 a D5, se recomienda el uso de capacitores de 0.1μ F y deben ser colocados lo más cercanos al integrado, estos se calcularán en el apartado siguiente. Los diodos deben ser rápidos y soportar un voltaje superior al del bus de CD.

Las resistencias RG son usadas para atenuar picos negativos del IGBT al apagarse y se recomienda valores desde 10Ω a 80Ω , siendo el valor más usado RG=23 Ω . (International Rectifier, 2004). Considerando que a menor valor de RG el IGBT se apaga más rápidamente, pero la amplitud del pico negativo se incrementa, opuestamente al incrementar RG se reduce los picos, pero el tiempo de apagado se incrementa, al igual que las pérdidas dinámicas en el IGBT. De acuerdo a tablas de la hoja de característica para un valor de RG= 0Ω se tiene un pico negativo de 90V con un tiempo de apagado de aproximadamente 5ns y para RG=23 Ω el pico se reduce a 20V con un tiempo de apagado de aproximadamente 38ns. (International Rectifier, 2004).

Por lo tanto, para esta aplicación se utiliza una resistencia RG de 10 Ω como se puede ver en la figura 6.9 las resistencias R2 y R3. Además, se le colocaron resistencias en paralelo R4 y R5 de 20k Ω para que aseguren el voltaje de entrada a los semiconductores en el caso de que se prefiera colocar MOSFET's a la salida en lugar de IGBT's.

Las resistencias y los diodos D4 a D6 se usan para atenuar los picos negativos que retornan al circuito integrado, de igual manera, por medio de tablas se elige R=10 Ω con lo que se tiene un pico negativo sobre el integrado de 10V.

Se recomienda además conectar un capacitor de 10μ F en el impreso entre los terminales del bus de CD atenuando el ruido producido por las conmutaciones. (International Rectifier, 2005).

Las señales del circuito manejador deben estar lo más cercanas posibles a las compuertas de la parte de potencia, por este motivo el manejador y el puente de IGBT's están próximos haciendo que las conexiones no sean lejanas y se creen pérdidas, el diagrama general se muestra en la figura 6.10.



Figura 6.10. Circuito de control para los IGBT's. (Fuente: el autor).

6.5.1 CÁLCULO DE LOS CONDENSADORES

Para seleccionar los componentes de *Bootstrap* como se muestra en la figura 6.9, el diodo de arranque y el condensador son los únicos componentes externos estrictamente necesarios para el funcionamiento en una aplicación PWM estándar. Los condensadores locales de desacoplamiento en el suministro VCC (y digital) son útiles en la práctica para compensar la inductancia de las líneas de suministro. (International Rectifier, 2007)

El voltaje visto por el capacitor de arranque es solo el suministro de VCC. Su capacitancia está determinada por las siguientes restricciones:

- 1. Tensión de compuerta requerida para mejorar MGT.
- 2. IQBS corriente de reposo para los circuitos del controlador del lado alto.
- 3. Corrientes dentro de la palanca de cambios del IC de control.
- 4. Corriente de fuga de puerta fuente.
- 5. Corriente de fuga del condensador Bootstrap.

Para reducir las inductancias parasitas y garantizar el óptimo funcionamiento del driver, el fabricante provee las siguientes consideraciones para las capacitancias, estas se pueden encontrar en el documento AN-978 de (International Rectifier, 2007). El valor mínimo del condensador de arranque puede calcularse a partir de la siguiente ecuación:

$$C \ge \frac{2\left[2Q_g + \frac{I_{qbs(máx)}}{f} + Q_{ls} + \frac{I_{Cbs(leak)}}{f}\right]}{V_{cc} - V_f - V_{LS} - V_{min}}$$
(6.22)

Donde:

Qg: Carga en la puerta del semiconductor.

f: Frecuencia de operación.

ICbs(leak): Corriente de fuga del capacitor de Boostrap.

Iqbs(máx): Máxima corriente de reposo.

VCC: Voltaje de alimentación.

Vf: Caída de voltaje en el diodo de Boostrap.

VLF: Caída de tensión en el lado bajo del driver.

Vmin: Tensión mínima entre VB y VS.

Teniendo en cuenta la hoja de característica del driver y de los IGBT's a activar se tiene que:

 $C \ge 0.629 \mu F$

Los capacitores C1 y C2 debe ser como mínimo 10 veces mayor al calculado para C anteriormente, por lo tanto, los dos capacitores conectados entre la alimentación en los terminales 3-2 y 6-5 (orden de alimentación a tierra) serán de 10uF. Estos capacitores se colocan con el fin de hacer un filtrado de alimentación al nivel lógico y eliminar el rizado, el capacitor de conexión típica presentado en la AN-978 para conexión puente H es de Cb=47uF. (International Rectifier, 2007).

El diodo encargado de proveer el voltaje de referencia de 15 voltios para el circuito de excitación del lado de alta del que se hablaba en el apartado anterior, debe ser de alta velocidad de recuperación y soportar altas tensiones en polarización inversa, con el fin de que actúe como diodo de bloqueo. El diodo seleccionado es el 1N4148 diseñado para conmutaciones en extra alta frecuencia. Para esta aplicación se utilizan 5 en serie debido a que cada uno soporta hasta 100V.

Los elementos seleccionados para la configuración y conexión del *driver* se muestran a continuación

Elemento	Valor
C1	10uF
C2	10uF
Cb	47uF
D1-5	1N4148
Rout	20kΩ

Tabla 6.2. Componentes seleccionados para la etapa de control.

Por consiguiente, el diagrama de conexión se configura de la siguiente forma como se muestra en la figura 6.11 respecto a la conexión típica presentada por el fabricante en la figura 6.9.



Figura 6.11. Conexión del IR2110 con los IGBT's. (Fuente: el autor).

6.6 CIRCUITOS DE ACOPLAMIENTO ÓPTICO DE SEÑALES

El manejador del puente de IGBT's IR2110 que fue tratado con anterioridad, no se alimenta directamente debido a que en el caso de detectar una falla en el circuito deja de sacar señales y debe reestablecer, por lo tanto, en el caso de presentarse una falla es el microcontrolador el que puede realizar esta acción al reestablecer todo el equipo, sin la necesidad de desconectar todo el sistema. Para cumplir con este propósito se utiliza el circuito que se muestra a continuación en la figura 6.12.

Para protección de los circuitos se los aísla de la parte de potencia usando optoacopladores, esta etapa es básica para proteger el dispositivo de control FPGA de posibles fallos en la etapa de potencia y de esta forma minimizar el posible daño a los dispositivos de control, que pueden resultar costosos de acuerdo a la gama, a diferencia de los dispositivos de aislamiento que son económicos y accesibles. La gran mayoría de los aislamientos de circuitos electrónicos modernos están basados en dispositivos ópticos. (Díaz Rodríguez, Cote Uribe, & Pardo García, 2013). El dispositivo de control a la salida suministra una onda PWM sinusoidal natural generada mediante una comparación entre una onda portadora triangular (frecuencia fija de 18kHz) y una señal moduladora sinusoidal (frecuencia variable entre 1 y 120Hz). La frecuencia de conmutación es el parámetro fundamental que debe de tenerse en cuenta para la selección del dispositivo de acople. Se toma como referencia que el opto-acoplador tenga una frecuencia de trabajo alta como, por ejemplo, el dispositivo 4N35 el cual posee un tiempo de subida y bajada de 7µs. El esquema del circuito de aislamiento implementado se muestra en la figura 6.12.



Figura 6.12. Circuito de aislamiento. (Díaz Rodríguez, Cote Uribe, & Pardo García, 2013).

Los opto-acopladores poseen una o dos parejas LED-Transistor en el mismo encapsulado, de esta forma las señales pasan hacia el puente inversor de manera aislada y están disponibles en el conector IR que es el interfaz con el módulo del puente inversor con IGBT's.

Para esta aplicación debido a la velocidad de conmutación se utiliza el optoacoplador 6N137, que acopla ópticamente dos puertas que combinan un diodo emisor de luz de GaAsP y un foto-detector integrado de alta ganancia. Una entrada de habilitación permite que el detector sea estroboscopio. La salida del detector IC es un colector abierto de un transistor Schottky-Clamped. Cuyos tiempos de respuesta típicos en subida son de 48ns y en caída de 50ns, este diseño le proporciona aislamiento máximo, mientras se logra la compatibilidad TTL. (VISHAY, 2005).

El opto-acoplador está garantizado desde -40°C a +85°C lo que permite el rendimiento del sistema sin problemas (VISHAY, 2005). Las condiciones recomendadas para conseguir estas características se muestran en la tabla 6.3.

	Máxima corriente de entrada	Voltaje de alimentación
	15mA	4.5V < Vdc < 5.5V
Та	abla 6.3. Condiciones de activaci	ón óptimas. (VISHAY, 2005

El opto-acoplador 6N137 se muestra en la siguiente figura junto con su configuración eléctrica interna.



Figura 6.13. Opto-acoplador 6N137 y su configuración interna. (VISHAY, 2005).

Para el dimensionamiento de las resistencias que manejan al opto-acoplador para garantizar el paso de las señales, se considera que el inversor drena la corriente del LED de la parte izquierda del opto-acoplador, haciendo circular por este una corriente. En la figura 6.14 se encuentra el circuito típico de conexión del opto-acoplador (VISHAY, 2005).



Figura 6.14. Circuito típico para el opto-acoplador 6N137. (VISHAY, 2005).

La hoja de características del opto-acoplador indica que para conseguir un tiempo de propagación de 20-75ns los valores de los componentes del circuito son CL=15pF y RL=350Ω. La disposición anterior asegura un tiempo de respuesta en el peor de los casos de 20ns (VISHAY, 2005). El cálculo de las resistencias que se muestran en la figura 6.14 se determinan a continuación a partir de la corriente máxima proveniente del control. Por lo tanto, RM se obtiene como:

$$RM = 5V/23mA = 217\Omega \cong 220\Omega \tag{6.23}$$

Con la corriente óptima del opto-acoplador se calcula RL como sigue:

$$RL = 5V/15mA = 333\Omega \cong 350\Omega \tag{6.24}$$

Por consiguiente, los valores calculados se contemplan en la siguiente tabla 6.4.

Elemento	Valor
C Bypass	0,1uF
CL	15pF
RL	350Ω
RM	220Ω

Tabla 6.4. Elementos seleccionados para el opto-acoplador 6N137. (Fuente: el autor).

Respecto a la selección de los componentes para la configuración y correcto funcionamiento del opto-acoplador, se presenta el siguiente diagrama que contempla la conexión de todos estos elementos en la figura 6.15.



Figura 6.15. Esquema de conexión del opto-acoplador 6N137. (Fuente: el autor).

6.7 SEÑALES DE CONTROL

En la figura 6.16 y 6.17, se observan las señales de entrada a uno de los optoacopladores cuando se encuentra conectado a la salida de la FPGA. Esto se puede observar en el canal A del osciloscopio, con la finalidad de lograr visualizar una respuesta entre U y V del módulo para un voltaje de línea a la salida de todo el circuito y su conexión con el módulo de IGBT's tratado anteriormente. Para este caso, la frecuencia es de 60Hz y la amplitud de 1.40V. Se puede visualizar a través del programa FlukeView® ScopeMeter® v4.5.



autor).

En la figura 6.17, se visualiza una captura de pantalla del osciloscopio donde se puede ver el valor del voltaje y la frecuencia con la que se trabaja en el momento de la toma de datos para evidencia.



Figura 6.17. Captura de pantalla del osciloscopio para la señal de salida de la FPGA. (Fuente: el autor).

Consecuentemente, a la salida de los opto-acopladores se logra la señal de 4.96V que se desea para las entradas de los controladores en conjunto con las señales negadas que pasan a través de la compuerta y llegan a los pines de los mismos controladores. Estas gráficas se presentan en las figuras 6.18 y 6.19.



Figura 6.18. Señal de salida de los opto-acopladores. (Fuente: el autor).

En la figura 6.19, se observa una captura de pantalla al osciloscopio, la cual nos arroja el valor de la frecuencia.



Figura 6.19. Captura de pantalla del osciloscopio para la señal de salida de los optoacopladores. (Fuente: el autor).

En las salidas del circuito de control también salidas de los controladores (drivers), donde se realiza la conexión con el módulo de IGBT's que se conecta a 20V. Por medio del osciloscopio y sus dos canales se puede observar las formas de onda de alta, retorno y baja del controlador como se muestra en las figuras 6.20 a 6.25 respectivamente.







Figura 6.21. Captura de pantalla de la señal de alta (high) del controlador. (Fuente: el autor).

La figura 6.18 muestra la señal de retorno de controlador siendo a su vez las formas de onda de los voltajes de fase U y V que como corresponde tienen la misma magnitud del bus de CD con el que se alimenta el módulo de IGBT's por esta razón el voltaje es de 19.6V.





Figura 6.23. Captura de pantalla de la señal de retorno del controlador. (Fuente: el autor).

A continuación, se observa la señal de baja en la conexión del módulo de IGBT's y el controlador.



Figura 6.25. Captura de pantalla de la señal de baja (low) del controlador. (Fuente: el autor).

Luego de visualizar estas señales en el osciloscopio se conecta el canal A entre U y V para medir el voltaje de línea UV con un voltaje del bus de CD a 20V para verificar que

se obtiene la salida el doble del voltaje de alimentación al módulo. Esto se observa en la figura 6.20. Posteriormente se realiza la medición para las demás fases del variador de frecuencia obteniendo así los voltajes VW y WU como indican los terminales del módulo inversor de IGBT's. Estas formas de onda también se acotan junto a las capturas de pantallas realizadas al osciloscopio.



Figura 6.27. Captura de pantalla del voltaje de línea UV. (Fuente: el autor).



Figura 6.29. Captura de pantalla del voltaje de línea VW. (Fuente: el autor).



Figura 6.31. Captura de pantalla del voltaje de línea WU. (Fuente: el autor).

6.8 DISIPADOR DE CALOR

Las pérdidas de energía del semiconductor y por ende su calentamiento deben disiparse de manera adecuada, por lo que es necesario determinar las pérdidas y así dimensionar el disipador más adecuado para garantizar la vida útil de los semiconductores y su correcto funcionamiento, usando las relaciones y datos de las referencias de *Electrónica de Potencia: convertidores, aplicaciones y diseño* (Mohan, Undeland, & Robbins, 2009) para toda esta sección. A continuación, se determina el disipador necesario y se verifica si el utilizado es correcto.

Lo primero es la determinación de la potencia que disipan los semiconductores debido a las pérdidas dinámicas y estáticas. Para las pérdidas totales (en W) se tiene la ecuación 6.25 que se muestra a continuación.

$$P_{TOT(AV)} = \frac{W_{t_{on}} + W_{t_{off}}}{T} = \left(W_{t_{on}} + W_{t_{off}} + W_{cond}\right) * f$$
(6.25)

Donde:

 $W_{t_{on}}$: Energía pérdida durante el tiempo t_{on} .

 $W_{t_{off}}$: Energía pérdida durante el tiempo t_{off} .

 W_{cond} : Energía durante el tiempo de conducción t_{cond} .

Por consiguiente, para efectuar el cálculo de la potencia total es necesario definir las fórmulas para cada uno de los valores de energía de la ecuación 6.25. Estas se observan a continuación:

$$W_{t_{on}} = \frac{1}{2} V_{CE} * I_{C(sat)} * t_{on}$$
(6.26)

$$W_{t_{off}} = \frac{1}{2} V_{CE} * I_{C(sat)} * t_{off}$$
(6.27)

$$W_{cond} = V_{CE(sat)} * I_{C(sat)} * t_{cond}$$
(6.28)

Donde:

$$t_{cond} = \frac{T}{2} - t_{off} \tag{6.29}$$

Para obtener la potencia de pérdidas por conmutación se divide para el período de la frecuencia, sin embargo, no se tiene una frecuencia constante así que se elige entre la gama de frecuencias la más grande (2400Hz) para aportar una holgura y soporte a los cálculos. Además, se selecciona para la corriente de saturación la mitad del valor que aparece en la hoja de características del módulo debido a que los motores que se encuentran en el laboratorio no sobrepasan los 2A y la corriente del módulo es de 75A.

$$W_{t_{on}} = \frac{1}{2} 500V * 37.5A * 0.8\mu s = 7.5mJ$$
$$W_{t_{off}} = \frac{1}{2} 500V * 37.5A * 1\mu s = 9.375mJ$$

$$t_{cond} = \frac{416.667\mu s}{2} - 1\mu s = 207.333\mu s$$
$$W_{cond} = 3.5V * 37.5A * 207.333\mu s = 27.212\mu j$$

Ahora, reemplazando en la ecuación 6.25 de la potencia total se obtiene que:

$$P_{TOT(AV)} = (7.5mJ + 9.375mJ + 27.212mJ) * 2.4kHz = 105.808W$$

Este valor incluye las pérdidas en el encendido, apagado y las del diodo de cada uno de los seis IGBT's.

Por consiguiente, la relación 6.26 determina la resistencia térmica del conjunto y así saber cuál es la resistencia térmica que debe tener el disipador a usarse.

$$R_{\theta_{ia}} = R_{\theta_{ic}} + R_{\theta_{cs}} + R_{\theta_{sa}} \tag{6.30}$$

Siendo:

 $R_{\theta_{ia}}$: Resistencia térmica juntura ambiente (*juntion ambient*).

 $R_{\theta_{ic}}$: Resistencia térmica juntura encapsulado (*juntion case*).

 $R_{\theta_{cs}}$: Resistencia térmica encapsulado disipador (*case sink*).

 $R_{\theta_{sa}}$: Resistencia térmica disipador ambiente (*sink ambient*).

Los valores de $R\theta_{jc}$ y $R\theta_{cs}$ se encuentran en las hojas de datos del fabricante (Fuji Electric, 2000) para $R\theta_{ja}$ se determina mediante la relación 6.27, en la cual interviene la potencia de pérdidas calculadas anteriormente.

$$R_{\theta ja} = \frac{Tj.max - Ta,max}{Potencia}$$
(6.27)

La temperatura máxima de la juntura, de acuerdo a las hojas de datos, a la cual el elemento puede trabajar sin deterioro es de 150°C y para la temperatura ambiente se considera 25°C como el máximo histórico alcanzado en Pamplona con lo que la resistencia térmica queda determinada por la relación 6.28.

$$R_{\theta_{ja}} = \frac{150^{\circ}C - 25^{\circ}C}{105.808W} = 1.181^{\circ}C/W$$
(6.28)

Para el disipador es necesario determinar la resistencia térmica disipador ambiente $R\theta_{sa}$, la cual usando 6.26 y 6.28 se obtiene la relación 6.29 que permite calcular este valor de la siguiente forma:

$$R_{\theta_{sa}} = R\theta_{ja} - (R\theta_{jc} + R\theta_{cs}) \tag{6.29}$$

100

De las hojas de datos del fabricante se obtiene $R\theta_{jc}$ y $R\theta_{cs}$ (Fuji Electric, 2000) con lo que:

Para los IGBT's:

$$R_{\theta_{sa}} = 1.181 \frac{{}^{\circ}C}{W} - \left(0.385 \frac{{}^{\circ}C}{W} + 0.05 \frac{{}^{\circ}C}{W}\right) = 0.746 {}^{\circ}C/W$$

Para los diodos:

$$R_{\theta_{sa}} = 1.181 \frac{^{\circ}C}{W} - \left(0.85 \frac{^{\circ}C}{W} + 0.05 \frac{^{\circ}C}{W}\right) = 0.281 ^{\circ}C/W$$

Ahora, como los componentes se encuentran en paralelo, las resistencias equivalentes calculadas anteriormente se colocan en paralelo y se realiza la operación arrojando el siguiente valor de resistencia térmica del módulo.

$$R_{\theta_{sa}} = \frac{\frac{0.746\frac{\circ C}{W} * 0.281\frac{\circ C}{W}}{0.746\frac{\circ C}{W} + 0.281\frac{\circ C}{W}}}{0.746\frac{\circ C}{W} + 0.281\frac{\circ C}{W}} = 0.204^{\circ}C/W$$
(6.30)

De lo calculado se encuentra que es necesario un disipador con una resistencia térmica menor o igual a 0.204°C/W para todo el módulo. Sin embargo, el módulo se encuentra dispuesto junto a la carcasa de la caja metálica donde se encuentra y a un disipador (cooler) que tiene su propio circuito para energizarlo.

6.8.1 CÁLCULO DE LA RESISTENCIA TÉRMICA DE UN DISIPADOR

Se procede a continuación a determinar si la resistencia térmica del disipador disponible para esta aplicación es adecuada, definiéndose la resistencia térmica como la relación entre la diferencia de temperatura y la potencia a transferirse entre dos medios. (Mohan, Undeland, & Robbins, 2009). Con este propósito es necesario determinar la transferencia de calor por radiación y por convección que conjuntamente permiten encontrar la resistencia térmica del disipador.

Para determinar la transferencia de calor por radiación se usa la ley de Stefan-Boltzman dada por la relación 6.30 siguiente (Mohan, Undeland, & Robbins, 2009):

$$P_{rad} = 5.7 x 10^{-8} * E * A(T_s^4 - T_a^4)$$

Donde:

E: Emisividad de la superficie, que para aluminio pulido (material disponible) es de 0,05 y para aluminio recubierto con oxido oscuro es 0.9.

T_s: Temperatura del disipador en grados Kelvin.

 T_a : Temperatura del ambiente en grados Kelvin.

A: Área exterior del disipador, es decir, el área del paralelepípedo que contiene al disipador.

La relación 6.31 determina que la resistencia térmica por radiación es (Mohan, Undeland, & Robbins, 2009):

$$R_{\theta \, rad} = \frac{\Delta T}{P_{rad}} \tag{6.31}$$

$$R_{\theta \, rad} = \frac{\Delta I}{5.7 x 10^{-8} * E * A(T_s^4 - T_a^4)}$$

Para la determinación de la resistencia térmica del disipador se usa como temperatura de superficie 120°C = 393K y como temperatura del aire circundante 20°C = 293K (Mohan, Undeland, & Robbins, 2009), reemplazando estos valores se obtiene la relación 6.32 simplificada para la resistencia térmica por radiación:

$$R_{\theta_{rad}} = \frac{(393K - 293K)}{5.7x10^{-8} * E * A((393K)^4 - (293K)^4)}$$
$$R_{\theta_{rad}} = \frac{0.10643}{E*A}$$
(6.32)

Para la transferencia de calor por convección hacia el aire a nivel del mar se usa la relación 6.33 en la que (Mohan, Undeland, & Robbins, 2009):

$$P_{conv} = 1.34A * \frac{\Delta T^{0.25}}{d_{vert}^{0.25}} F_{red}$$
(6.33)

 ΔT : Variación de la temperatura como en la ecuación anterior.

 d_{vert} : Altura que tiene el disipador de acuerdo a la posición en la cual va a ser colocado.

 F_{red} : Factor de reducción en función de la separación entre las aletas que posea el disipador de acuerdo a la figura 6.32.

A: Superficie total del disipador.



Figura 6.32. Factor de reducción para el área de convección a un disipador de calor de enfriamiento natural con separaciones entre las aletas de enfriamiento menores que 25mm. (Mohan, Undeland, & Robbins, 2009).

Al usar 120°C para la temperatura del disipador y 20°C para la temperatura ambiente se puede simplificar esta relación, que, al combinarse con la definición de resistencia térmica dada anteriormente, se obtiene la relación 6.34 simplificada de la resistencia térmica por convección.

$$R_{\theta_{conv}} = \frac{d_{vert}^{0.25}}{4.237A*F_{red}}$$
(6.34)

La relación 5.35 combina el efecto de la resistencia térmica de convección y la resistencia térmica de radiación, que es la resistencia térmica total del disipador (Mohan, Undeland, & Robbins, 2009).

$$R_{\theta_{sa}} = \frac{R_{\theta_{conv}} * R_{\theta_{rad}}}{R_{\theta_{conv}} + R_{\theta_{rad}}}$$
(6.35)

Ahora, se procede a calcular las áreas correspondientes para la resistencia térmica por radiación y por convección, luego mediante la relación 6.35 se determina la resistencia térmica total del mismo.

Para la resistencia térmica por radiación se determina el área exterior al disipador y para la resistencia térmica por convección se calcula el área de todas las superficies en el disipador, luego, los valores de las constantes como el de Emisividad (E = 0.05), el factor

 F_{red} de acuerdo a la figura 6.7 y el d_{vert} dependiendo de la disposición del disipador en el circuito; reemplazando estos datos en las ecuaciones 6.32 y 6.34 se encuentra la resistencia térmica por radiación y convección que al sustituirse en la ecuación 6.35 se obtiene la resistencia térmica del disipador (Mohan, Undeland, & Robbins, 2009).

Sin embargo, existe una tabla que contempla los resultados de estos cálculos para hacer la selección del disipador de calor correcto con base en las informaciones de las hojas de especificaciones del fabricante del disipador de calor como se aprecia en la figura 6.33.



Disipador de calor núm.	1	2	3	4	5	6	7	8	9	10	11	12
$R_{\theta sa}$ (°C/W)	3.2	2.3	2.2	0	2.1	1.7	1.3	1.3	1.25	1.2	0.8	0.65
Vol. (cm ³)	76	99	181	0	198	298	435	675	608	634	695	1311

Figura 6.33. Selección de disipadores de calor. (Mohan, Undeland, & Robbins, 2009).

Al usar cualquiera de estos disipadores de calor es imperativo que se sigan al pie de la letra las instrucciones del fabricante. El montaje incorrecto del dispositivo de potencia sobre el disipador de calor puede hacer que $R_{\theta_{sa}}$ sea mucho más grande que lo previsto, y por tanto, produzca valores intolerablemente altos de la temperatura de la unión del dispositivo durante la operación normal. Por ejemplo, se debe usar una pequeña cantidad de grasa térmica para aumentar el área de contacto entre el dispositivo y el disipador de calor. La aplicación del par de torsión correcto a los pernos y tuercas de montaje también es útil para asegurar el buen contacto entre el dispositivo y el disipador de calor. (Mohan, Undeland, & Robbins, 2009).

Por lo tanto, correspondiente a la ecuación 6.30, se escoge de la figura 6.33 el disipador que tenga $R_{\theta_{sa}}$ igual o por debajo del valor determinado.

6.9 CIRCUITO DE ALIMENTACIÓN DEL MÓDULO CONTROLADOR DE IGBT's

Este circuito se encarga de alimentar los opto-acopladores 6N137 (5V), la compuerta negadora 74LS04 (5V), los drivers IR2110 (5 y 15V) y el disipador (*cooler*) para el correcto funcionamiento de la parte de control para los interruptores y disipar la potencia del módulo de IGBT's que se calculó en el apartado anterior. Cabe destacar que el disipador tiene su circuito aparte, sin embargo, la alimentación principal parte del mismo transformador de entrada. Estos dos circuitos se muestran en las figuras 6.34 y 6.35.





A continuación, se presenta el diseño y cálculo del circuito regulador que alimentará los dispositivos, tomando como voltaje de entrada al transformador de 127V con una relación de transformación de 110V – 12V-0V-12V, donde se empleará la conexión con el TAP central. Debido a que la entrada es de 127V, se obtiene a la salida 14.75V en AC.

Consecuentemente, pasa a través de un rectificador por puente de diodos que arroja a la salida por medio del capacitor C6 un voltaje de 18.90V que ingresa al regulador LM7815 para la salida de 15V a los pines VCC (3) de cada driver, luego tenemos el regulador LM7805 para la salida de 5V a los opto-acopladores, la compuerta negadora y los pines VDD (9) de cada driver.

Por otra parte, el circuito alimentador del disipador contiene un integrado rectificador DB106 a la entrada del transformador, luego por medio de un capacitor en paralelo se realiza la conexión para el motor del disipador que es alimentado a 24V.



Figura 6.35. Alimentación del disipador (cooler) a 24V. (Fuente: el autor).

6.10 CÁLCULOS DE DISIPADOR DE LOS REGULADORES

Los datos que nos aporta la hoja de características para ambos reguladores se muestran adjuntos en la tabla 6.5 de donde se parte para realizar los cálculos de disipación.

Datos de la hoja de características					
$T_{j_{máx}} = 125^{\circ}C$					
$R_{\theta ja} = 65^{\circ}C/W$					
$R_{\theta_{jc}} = 5^{\circ}C/W$					
$I_{15} = 0.03A$					
$I_{05} = 0.02A$					

Tabla 6.5. Valores del datasheet de los reguladores. (Fairchild Semiconductor, 2001).

6.10.1 REGULADOR LM7415

Este regulador se encarga de alimentar a los tres controladores, adicionalmente debe suministrar la corriente al otro regulador que se encuentra en cascada. Esta corriente tiene una magnitud máxima de 30mA y su variación de voltaje es de:

$$\Delta V = 18.9V - 15V = 3.9V$$

$$P = 3.9V * 0.03A = 0.117W$$

$$T_j = Ta + P * R_{\theta ja}$$
(6.36)

 $T_i = 25^{\circ}C + 0.117W * 65^{\circ}C/W = 32.605^{\circ}C$

$$k = \frac{T_j}{T_{j_{max}}}$$

$$k = \frac{32.605^{\circ}C}{125^{\circ}C} = 0.26$$
(6.37)

Por lo tanto, se puede concluir que no necesita disipador ya que el coeficiente térmico es pequeño.

6.10.2 REGULADOR LM7405

En consecuencia, por encontrarse en cascada junto con el regulador de 15V, este regulador debe manejar una variación de voltaje un poco mayor, por lo tanto, la corriente que lo atraviesa es menor en el orden de los 0.02A teniendo que:

$$\Delta V = 15V - 5V = 10V$$
$$P = 10V * 0.02A = 0.2W$$

Reemplazando en la ecuación 6.36 se obtiene:

$$T_i = 25^{\circ}C + 0.2W * 65^{\circ}C/W = 38^{\circ}C$$

Por último, se sustituyen los valores en la ecuación 6.37.

$$k = \frac{38^{\circ}C}{125^{\circ}C} = 0.3$$

Por consiguiente, se deduce que no necesita disipador, aunque se puede calentar un poco. En caso de protección y por precaución podría colocarse un disipador de área pequeña junto al encapsulado de este regulador para evitar inconvenientes.

6.11 PROTECCIONES

En el módulo orientado a la generación del PWM se incluyen los fusibles de protección para prevenir cualquier falla que se puedan producir en la línea.

Los fusibles se colocan en las líneas de entrada para proteger al puente trifásico; en el bus de CD para proteger al puente de IGBT's y al rectificador; en la salida para las fuentes de alimentación.

De acuerdo a lo expuesto anteriormente en las ecuaciones 6.2 y 6.21, la corriente por línea en la salida es 1.35A y la corriente del bus de CD es de 2A aproximadamente, por lo que, considerando un factor de sobrecarga del sistema para la entrada y salida del módulo de IGBT's se usan fusibles de 10A extra rápidos tipo H o HH.

Para las fuentes se usa un solo fusible en el primario del transformador cuya capacidad de corriente se calcula de acuerdo a la potencia que se consume en el secundario:

$$P = 24V * 1A = 24W$$

Siendo la corriente en el primario:

$$I_p = \frac{24W}{127V} = 0.189A \cong 0.2A$$

Por lo tanto, se puede usar un fusible de 250mA para proteger el transformador que suministra la alimentación a los circuitos de control.

6.12 JUSTIFICACIÓN DEL USO DE UNA FPGA

El principal motivo para crear un diseño propio VHDL sobre FPGA's es la facilidad que proporcionan las mismas, para trabajar a grandes frecuencias y la velocidad de cálculo que se requiere, haciéndolas idóneas para la implementación de algoritmos extensos y complicados sobre señales digitales (Monmasson & Cirstea, 2007). Además, esta elección supone una independencia de Matlab y del entorno Xilink, siendo ampliamente más configurable gracias a su gran flexibilidad de implementación de cualquier sistema basado en VHDL.

Para el caso del diseño del inversor, el hecho de trabajar con señales digitales proporciona una amplia libertad para controlar las señales de salida y las diferentes técnicas a utilizar. Esta elección de trabajar con señales digitales en coma fija implica pérdidas por el hecho de discretizar las señales, pero comparada con el uso de señales analógicas su complejidad es muy inferior, aparte de ser mucho más barata (Llerena Díaz, 2015). Todo esto hace de la FPGA una solución eficaz y de coste relativamente bajo frente a otras opciones o alternativas.

6.13 INTERFAZ

El objetivo de este módulo es permitir que el usuario pueda utilizar el inversor de manera amigable y un poco didáctica, permitiendo la variación de la frecuencia hacia el motor por medio de la computadora, además, se puede visualizar los datos y las gráficas de la modulación implementada en el inversor. Para lograr esto se hace necesaria la implementación del hardware que permita que esto sea posible.

Esta interfaz se desarrolla por medio del entorno GUIDE de Matlab y LabView donde se podrá interactuar con el variador de frecuencia a fin de obtener y verificar los resultados. Su diseño se ilustra en el anexo A del presente libro.

La ventana principal de la interfaz realizada en Matlab es presentada en la figura 6.36 en ella se encuentra el nombre del trabajo, el autor, el director y co-director, una imagen del variador de frecuencia y un botón para iniciar el proceso para lograr implementar el variador de frecuencia.



Figura 6.36. Pantalla principal de la interfaz. (Fuente: el autor).

Luego de la portada, continua el proceso para realizar la optimización, cargar la matriz de implementación, implementar, enviar datos y controlar. Esto se muestra en la figura 6.37. Para conocer el paso a paso de todo el proceso se diseñó un diagrama de flujo que se puede observar en la figura 6.45



Figura 6.37. Portada del proceso de la interfaz. (Fuente: el autor).

En el momento en que se presiona el botón de "OPTIMIZAR", se despliega inmediatamente la ventana de la figura 6.38, donde se ingresan los valores que se encuentran a la izquierda para luego guardar el *workspace* creado a partir de la optimización.

Vboost:	Voltaje de selida	
finf: Salto de f (Df):	Aumento de { Voltaje	ecuencia de salida
OPTIMIZAR	GUARDAR WORKSPA	CE

Figura 6.38. Sección de optimización en la interfaz. (Fuente: el autor).

En la figura 6.39 se encuentra el panel para la matriz de implementación creada en el *workspace* después de la optimización, aquí se visualiza la matriz con el fin de verificar su contenido.

CA	RGAR-			
			M	IATRIZ DE IMPLEMENTACION
		1	2	
	1			
	2			
	3			
	4			
	<u> </u>			
L				
		VOLVER		ABRIR
	_			

Figura 6.39. Sección de carga para la matriz de implementación. (Fuente: el autor).

En consecuencia, para implementar lo desarrollado se ingresa el reloj de implementación "CLK" para implementar y luego guardar.

MPLEMENTAR									
Ingres	Ingresar el reloj de implementación								
	CLK								
VOLVER	GUARDAR	IMPLEMENTAR							



En esta sección se envían los datos a la FPGA con los que se van a trabajar las señales de control para el inversor.

ENVIAR DATOS	
	CARGAR
	COMENZAR
VOLVER	

Figura 6.41. Sección de envío de datos. (Fuente: el autor).

Por último, para ejercer el control de frecuencia sobre el inversor al presionar el botón "CONTROLAR" aparece el siguiente mensaje, que indica la apertura de la interfaz en LabView. Este mensaje se muestra en la figura 6.42.

📣 Me	—		×				
ABRIR LA INTERFAZ DE LABVIEW							
	OK	(

Figura 6.42. Mensaje para apertura de la interfaz en LabView. (Fuente: el autor).

La siguiente figura, número 6.43 contiene la interfaz de control de frecuencia en LabView, esta interfaz se desarrolla en LabView debido a que se imposibilita la opción de ejercer el control de frecuencia desde el entorno de Matlab mientras se encuentra en ejecución el programa en la FPGA después de cargarla.



Figura 6.43. Interfaz de control de frecuencia en LabView. (Fuente: el autor).

Para el correcto funcionamiento de la interfaz en LabView enfocada en el control de la frecuencia, es necesario interconectar los bloques de la figura 6.44. La entrada es la frecuencia de donde se derivan un *display* que muestra el valor introducido, luego se le suma un uno para representar en otro *display* el número de la modulación en la que se encuentra que como se menciona anteriormente es un digito mayor que el valor de la frecuencia.



Figura 6.44. Diagrama de bloques que conforman la interfaz de control de frecuencia en LabView. (Fuente: el autor).

Consecuente a los bloques para la frecuencia y la modulación se encuentran los bloques de conexión del puerto serial y la configuración del mismo. Además, los bloques para iniciar y detener la interfaz.
Para representar todo el proceso necesario para lograr el control de frecuencia sobre el variador trifásico se ilustra el diagrama de flujo de la figura 6.45. El "INICIO" es constituido por la portada de la interfaz que se observó en la figura 6.36 de allí se procede a la optimización de la forma de onda donde se obtiene la matriz de optimización y se carga a la interfaz para verificar.

Posteriormente se implementa junto con el valor del reloj que es de un Mega Hertz (1e8) cuando termina esta etapa se envían los datos cargando las modulaciones y enviando a la tarjeta. Finalmente, para lograr el control de la frecuencia se realiza la apertura de la interfaz en LabView que se enseñó en las figuras 6.43 y 6.44.



Figura 6.45. Diagrama de flujo de la interfaz para el variador de frecuencia. (Fuente: el autor).

7. CAPÍTULO 4: ALGORITMO DE OPTIMIZACIÓN

En este capítulo se abordan los algoritmos de optimización diseñados para ejercer el control sobre los semiconductores y conseguir los mejores resultados posibles para disminuir el total de distorsión armónica (THD) que típicamente manejan este tipo de variadores de frecuencia.

Principalmente para lograr la optimización se realiza un algoritmo numérico que en base a otro algoritmo asociado el cual optimiza una forma de onda dada permite obtener los ángulos y tiempos de conmutación con sus valores específicos para la acción de cada interruptor evitando inconvenientes como los que se nombran en el capítulo 1. Este algoritmo se realiza en el entorno de trabajo de Matlab (workspace) y en Simulink para su correcta simulación.

En las figuras 7.2, 7.3 y 7.4 se muestran los resultados de la programación realizada y el diagrama de bloques del inversor de IGBT's en Simulink. En estas gráficas se muestran las señales de control, el inversor trifásico y los voltajes de línea respectivamente.

El algoritmo de optimización numérico exporta los tiempos de conmutación y su duración a la FPGA para definitivamente ejercer el control sobre el módulo de IGBT's, esta tarjeta a su vez tiene una programación realizada con el fin de generar los pulsos de control en base a los datos del algoritmo numérico que se presenta a detalle en el siguiente diagrama de la figura 7.1.



Figura 7.1. Diagrama de flujo del algoritmo numérico. (Fuente: el autor).

Después de convertir los ángulos a tiempo y extraer las señales de control para la FPGA se grafican estas señales de control que se muestran en la figura 7.2, para verificar que efectivamente son las señales de control que se pretenden generar ya que las tres gráficas de la primera fila deben ir negadas respecto a las que se encuentran inmediatamente debajo de ellas. Esta es una de las formas de verificar que la programación del algoritmo se está realizando de manera correcta.



Figura 7.2. Señales de control de los IGBT's. (Fuente: el autor).

Luego, estas señales de control se exportan al entorno de Simulink como "Gate 1" a "Gate 6" donde se encuentra el inversor trifásico de IGBT's de la figura 7.3 alimentado por el bus de CD de 200V y conectado a cada línea tenemos medidores de voltaje para cada línea AB, BC y CA. A partir de esto se visualiza en el *Scope* los tres voltajes de línea que se grafica en la figura 7.4.

Como resultado, obtenemos las formas de onda de los voltajes de línea con 4 niveles y de magnitud del bus de CD que es la alimentación de los semiconductores en un periodo de 0.4s y una frecuencia de 2.5Hz para este caso.



Figura 7.3. Inversor trifásico de IGBT's. (Fuente: el autor).



Figura 7.4. Voltajes de línea del inversor. (Fuente: el autor).

Luego, después de realizar estas pruebas se procede a determinar los valores reales que tomaría el algoritmo numérico por medio de un algoritmo genético para la modulación que se va a utilizar en los IGBT's del variador de frecuencia.

El algoritmo genético va tomando el valor de la frecuencia desde 1 a 80Hz y el valor del voltaje RMS que según lo calculado va de 30V a 220V. Consecuentemente, consigna los valores de los ángulos junto con el valor fundamental del voltaje y el THD como se muestra a continuación. Para el primer caso, se contemplan los valores en la tabla 7.1.

	Valores de entrada	Resultados
Frecuencia (Hz)	0	0
Voltaje (V)	30V	30.0003V
THD (%)	-	0.0183

 Tabla 7.1. Resultados del algoritmo genético. (Fuente: el autor).

En las figuras 7.5 y 7.6 se puede observar la forma de onda de la modulación y el espectro armónico como resultados de la primera muestra.



Figura 7.5. Forma de onda de la modulación para 0Hz y 30V. (Fuente: el autor).



Para la siguiente muestra se obtuvo la siguiente tabla 7.2 que representa una mejora notable en la característica más importante, el porcentaje de THD. También se destacan las gráficas de modulación y espectro armónico que en este caso son las figuras 7.7 y 7.8 posteriores a la tabla de valores.

	Valores de entrada	Resultados
Frecuencia (Hz)	30	30
Voltaje (V)	125V	124.9895V
THD (%)	-	0.0037

Tabla 7.2. Resultados del algoritmo genético. (Fuente: el autor.)







Por último, para la frecuencia fundamental ya que para los valores de frecuencia por encima de la nominal los resultados son los mismos se obtiene la tabla 7.3. En las figuras 7.9 y 7.10 se muestran las gráficas resultantes de esta muestra.

	Valores de entrada	Resultados
Frecuencia (Hz)	60	60
Voltaje (V)	220V	219.9982V
THD (%)	-	0.0016

	2																	N	lo	dı	Jla	ac	İÓ	n																	
	2						-										ſ							F						F					F					F]
	1.5	_		 	 	 		 	 	 				 	 	 											 	 				 	 	 			 	 			-
	1																															 	 	 			 	 			-
n p.u.	0.5																										 														-
Vdc e	0																																								
	-0.5																																								
	-1.5																																								-
	-2						-					-					F							-						-					-					F	
	-	С)			5	0				1(00)			1 Á	50 ng	0 gu	lc) (le	d	2 is	20 pa)0 ar	o			2	25	0			30	00)			3	50)

Tabla 7.3. Resultados del algoritmo genético. (Fuente: el autor.)

Figura 7.9. Modulación de la forma de onda para 60Hz y 220V. (Fuente: el autor).



A partir de estos resultados, se compila una matriz de 82x37 que ingresará en el algoritmo numérico desarrollado que eventualmente exportará sus resultados a la FPGA para poder implementar en el variador de frecuencia el control, con el fin de realizar las pruebas y mediciones correspondientes que se abordan en el siguiente capítulo.

8. CAPÍTULO 5: PRUEBAS Y MEDICIONES

Las pruebas y mediciones realizadas al variador de frecuencia trifásico se basan en la lectura del osciloscopio Fluke 123 utilizado para el laboratorio de Máquinas Eléctricas en la Universidad de Pamplona. Los datos y las gráficas son extraídos a través del software FlukeView® ScopeMeter® v4.5 adquirido al comprar el aparato. La figura 8.1 muestra la portada de este programa



Figura 8.1. Portada del software FlukeView® versión 4.5. (Fuente: Fluke Corporation).

En el transcurso de esta sección se justifican las mediciones realizadas a la salida del variador de frecuencia en el voltaje de línea UV cambiando cuatro veces el número de la modulación y por ende la frecuencia. En este grupo de mediciones gracias al software se obtienen diferentes datos como la referencia del canal, la fecha y el tiempo, la escala del eje X y del eje Y, además, los valores máximos y mínimos.

Para la primera medición se implementó una frecuencia de 19Hz y los resultados obtenidos se muestran en las figuras 8.2, 8.3 y 8.4. La figura 8.2 ilustra la forma de onda para esta modulación donde se observa gran distorsión que se corrobora en la figura 8.4 en el espectro de onda.



Figura 8.2. Forma de onda del voltaje UV para 19Hz. (Fuente: el autor).

En la figura 8.3 se muestra una captura de pantalla del osciloscopio que detalla el voltaje rms de la modulación y la frecuencia.



Figura 8.3. Captura de pantalla del osciloscopio con la forma de onda (Fuente: el autor).

A continuación, en la figura 8.4 se muestra el espectro de la forma de onda donde evidentemente se destacan los armónicos "triplens".



Figura 8.5. Espectro de la forma de onda. (Fuente: el autor).

Luego, al modificar la frecuencia y aumentarla para 39Hz son obtenidas las gráficas de las figuras 8.6, 8.7 y 8.8. Estas gráficas denotan una mejora del aproximadamente el 50% del THD en el espectro armónico de la forma de onda.





Figura 8.7. Captura de pantalla del osciloscopio con la forma de onda (Fuente: el autor).



Figura 8.8. Espectro de la forma de onda. (Fuente: el autor).

Por consiguiente, para la frecuencia nominal de 60Hz, se representan las gráficas de las figuras 8.9, 8.10 y 8.11. Modulación en la cual se obtiene una mejor tendencia del contenido armónico al ser la frecuencia de la red de distribución.



Figura 8.10. Captura de pantalla del osciloscopio con la forma de onda (Fuente: el autor).



Figura 8.11. Espectro de la forma de onda. (Fuente: el autor).

Por último, se implementa una modulación con una frecuencia superior a la frecuencia nominal, para comprobar que el voltaje rms se mantiene mientras que la frecuencia se ve modificada sin problema alguno. Las formas de onda junto con las capturas y el espectro armónico de la forma de onda se ilustran en las figuras 8.12, 8.13 y 8.14 siguientes.





Figura 8.13. Captura de pantalla del osciloscopio con la forma de onda (Fuente: el autor).



Figura 8.14. Espectro de la forma de onda. (Fuente: el autor).

En base al capítulo 1 se corrobora el hecho de que al aumentar la frecuencia el contenido armónico disminuye, pero en mayor grado lo hacen los armónicos triplens de alta frecuencia. Además, cuando la frecuencia supera la nominal, el voltaje se mantiene mientras que la frecuencia aumenta y el contenido armónico se minimiza con la salvedad de que el número de modulaciones es 81 y la frecuencia que puede alcanzar el variador de frecuencia es de máximo 80Hz. La tabla 8.1 resume lo descrito durante este capítulo en base al voltaje rms, la frecuencia y el porcentaje de contenido armónico.

N° de modulación	Voltaje rms (V)	Frecuencia (Hz)	THD (%)
20	7.99	19.00	54.6
40	11.04	38.99	29
61	15.33	59.99	11.8
71	15.43	70.02	10.2

Tabla 8.1. Variación de modulaciones. (Fuente: el autor).

Efectivamente, la tabla 8.1 manifiesta los resultados deseados al realizar la implementación del grupo de modulaciones exportadas a LabView y a la FPGA llamada Matriz '**R**' en el vídeo de la interfaz del Anexo B donde también se encuentra el vídeo de funcionamiento con un motor de inducción conectado a las fases del variador de frecuencia como muestra la figura 8.15.

9. CONCLUSIONES Y RECOMENDACIONES

9.1 CONCLUSIONES

Principalmente, al realizar la revisión bibliográfica para desarrollar el diseño de las etapas de potencia del variador de frecuencia trifásico se encontró mucha información en varios libros que describen el análisis, cálculo y construcción teniendo en cuenta características fundamentales. Ante esta información se desarrolló el diseño desde el circuito de control hasta los circuitos de alimentación en donde ningún componente tiene necesidad de adquirir un disipador de calor. En el Anexo A se encuentra el PCB del circuito de control y alimentación figura A.1.

Posterior al diseño de las etapas de potencia del variador de frecuencia, comienza el diseño para las señales que van a atravesar el circuito de control hasta llegar al módulo de IGBT's. Primero, se desplegó una simulación con varias técnicas de modulación descritas en el capítulo 2 para después ser contrastadas con el algoritmo genético que se implementó para obtener las formas de onda optimizadas como se puede observar en la tabla 9.1.

MODULACIÓN	VOLTAJE(V)	FRECUENCIA(Hz)	THD(%)
SPWM	220V	60	0.04
ALGORIT. GENÉTICO	220V	60	0.0016
Tabla 0 1 Comparación (ontro táppiono d	o modulogión (Euget	at all autor

 Tabla 9.1. Comparación entre técnicas de modulación. (Fuente: el autor).

De acuerdo a la simulación de las técnicas de modulación en el capítulo 2, la SPWM es la que contiene menor THD, por lo tanto, se decidió hacer el contrapuesto con esta modulación y el algoritmo genético. En la tabla 9.1 se puede evidenciar una diferencia del 25% del THD entre los dos controles, demostrando así que el algoritmo genético potencializa el desarrollo de los objetivos del presente trabajo descrito en el capítulo 4.

En contraste con los diseños anteriores se procedió a la construcción del variador de frecuencia trifásico con los circuitos de control y de alimentación, el módulo de IGBT's y la caja metálica. Todo el diseño se realizó lo más compacto posible para tener el suficiente espacio en el momento de agrupar todo dentro de la caja metálica, sin embargo, los componentes quedaron apenas justos sin cabida para mayor cantidad. En las figuras A.2,

A.3 y A.4 se observa el variador de frecuencia en su etapa de construcción y concluido físicamente.

Por lo que respecta al componente físico el variador de frecuencia ha quedado muy compacto y pequeño, lo que hace su fácil manejo y transporte para poder instalarlo en cualquier sistema. Por lo tanto, se procede a implementar los algoritmos para la obtención de las señales de control en base al capítulo 5 e inmediatamente se realizan las pruebas y mediciones.

En contraste con el procedimiento, al desarrollar las mediciones en base al capítulo 1 se corrobora el hecho de que al aumentar la frecuencia el contenido armónico disminuye, pero en mayor grado lo hacen los armónicos triplens de alta frecuencia. Además, cuando la frecuencia supera la nominal, el voltaje se mantiene mientras que la frecuencia aumenta y el contenido armónico se minimiza. Teniendo en cuenta que la frecuencia que puede alcanzar el variador de frecuencia es de máximo 80Hz para un total de 81 modulaciones.

En lo que se refiere a la implementación y el desarrollo de la interfaz, mientras se realizaba en Matlab dentro del entorno *guide* se dedujo la imposibilidad de controlar la frecuencia del variador por medio de esta interfaz debido a la comunicación con la tarjeta (FPGA), no obstante, se realizó una interfaz en el entorno de LabView que permite realizar el control. Esta interfaz se ejecuta una vez se termine el proceso de optimización, implementación y envío de datos como se describe en el diagrama de flujo de la figura 6.45.

9.2 RECOMENDACIONES

En base a la investigación realizada, al inversor se le han adaptado fusibles de 10A detallados en el diseño en la sección de protecciones. Esto permite conectar hasta 5 motores de 2A de los que se encuentran en el laboratorio debido a que estos son didácticos y manejan muy poco amperaje o cualquier carga que no supere un consumo de corriente mayor a 10A, sin embargo, este fusible se puede aumentar en capacidad hasta el valor máximo del módulo de IGBT's que es de 75A para poder manejar mayores cargas.

Por otra parte, con respecto a investigaciones futuras, se puede abordar algoritmo de optimización realizado para filtrar las modulaciones que no son implementables, de esta manera el algoritmo podría trabajar a toda marcha sin encontrar errores a mitad de camino debido a modulaciones indeseables. Además, el variador de frecuencia puede ser aplicado como simplemente un inversor a una frecuencia y tensión constante, es decir, puede abarcar muchas aplicaciones en las que actualmente se requiere un inversor para lograr el correcto funcionamiento del sistema como, por ejemplo, una UPS (*online, offline* o *line interactive*, entre otras).

A. ANEXO: DISEÑO Y CONSTRUCCIÓN



A.1. PCB del circuito de control. Izquierda: capa 1 (BOTTOM). Derecha: capa 2 (TOP).



A.2. Vista superior interna del variador de frecuencia trifásico. (Fuente: el autor).



A.3. Vista lateral del variador de frecuencia trifásico. (Fuente: el autor).



A.4. Variador de frecuencia trifásico. (Fuente: el autor).

B. ANEXO: ARCHIVOS

En el CD compilado junto con el presente libro se encuentran principalmente dos vídeos en los cuales se evidencia el funcionamiento de la interfaz y la prueba del variador de frecuencia conectado a un motor de inducción. Además, se encuentran los archivos de las simulaciones realizadas en Matlab®, el algoritmo de optimización, el circuito de control en Eagle y las hojas de características de los componentes utilizados.

10. BIBLIOGRAFÍA

- Alphonsus, E. R., & Abdullah, M. O. (7 de Enero de 2016). A review on the applications of programmable logic controllers (PLCs). *Renewable and Sustainable Energy Reviews, 60*, 1185-1205. Recuperado el 18 de Septiembre de 2017, de http://www.sciencedirect.com/science/article/pii/S1364032116000551
- Amaya, J., & García, J. C. (2013). *Procesos industriales.* Valle del Cauca, Palmira, Colombia: ITALCOL. Recuperado el 10 de Septiembre de 2017
- Arunkumar, G., Gnanambal, I., Naresh, S., Karthik, P., & Patra, J. K. (Diciembre de 2016).
 Parameter Optimization of Three Phase Boost Inverter Using Genetic Algorithm for Linear Loads. *Energy Procedia*, *90*, 559-565. Recuperado el 4 de Julio de 2017, de http://www.sciencedirect.com/science/article/pii/S1876610216314345
- Balcells, J., & Romeral, J. L. (1997). *Autómatas programables.* Barcelona, España: Marcombo Editores. Recuperado el 10 de Septiembre de 2017, de https://es.scribd.com/document/340646428/Automatas-programables-JosepBalcells-Jose-Luis-Romeral-pdf
- Ballester, E., & Piqué, R. (2013). *ELECTRÓNICA DE POTENCIA: Principios fundamentales y estructuras básicas*. Barcelona, España: Alfaomega.
- Bayindir, R., & Cetinceviz, Y. (22 de Julio de 2011). A water pumping control system with a programmable logic controller (PLC) and industrial wireless modules for industrial plants—An experimental setup. *ISA Transactions, 50*(2), 321-328. Recuperado el 18 de Septiembre de 2017, de http://www.sciencedirect.com/science/article/pii/S0019057810000935
- Bech, M. M. (2000). Analysis of Random Pulse-Width Modulation Techniques. Denmark. Recuperado el 27 de Junio de 2017, de http://vbn.aau.dk/files/218242514/michael_m_bech.pdf
- Boylestad, R. L., & Nashelsky, L. (2009). *Electrónica: Teoría de Circuitos y Dispositivos Electrónicos*. México: Pearson Education. Recuperado el 15 de Agosto de 2017, de https://hellsingge.files.wordpress.com/2015/02/electrc3b3nica-teorc3ada-de-circuitos-ydispositivos-electrc3b3nicos-r-boylestad-10m-edicic3b3n.pdf
- Calendario, M. G. (2014). *Estudio de Técnicas de Modulación Vectorial Aplicables al Convertidor Multinivel en Cascada* (Vol. 1). Cuernavaca, Morelos, México: CENIDET. Recuperado el 10 de Agosto de 2017, de https://www.cenidet.edu.mx/subaca/webelec/tesis_mc/304MC_mgc.pdf
- Camacho, G., López, D., Díaz, J., & Gaviria, C. (1 de Octubre de 2012). Caracterización de las técnicas de modulación PWM aplicadas a inversores trifásicos. *ÉPSILON, 1*(19), 145-176. Recuperado el 23 de Junio de 2017, de https://www.google.com/url?sa=t&rct=j&q=&esrc=s&source=web&cd=2&ved=0ahUKEwi

xpZaG8N7UAhXCUiYKHYN4CdcQFggvMAE&url=https%3A%2F%2Frevistas.lasalle.edu.co% 2Findex.php%2Fep%2Farticle%2Fdownload%2F2249%2F2053&usg=AFQjCNEtH2qoqyeiU LP6vSwdXg7AsZ9Dnw

- Cortés, J. A., Chaves, J. A., & Quintero, E. A. (2011). Generación de señales senoidales mediante PWM y filtros activos de segundo orden. *Scientia Et Technica XVII*, 6-11. Recuperado el 30 de Junio de 2017, de http://www.redalyc.org/articulo.oa?id=84921327003
- Dementyev, Y. N., Kojain, N. V., Bragin, A. D., & Udut, L. (2015). Control System with Sinusoidal PWM Three-Phase Inverter with a Frequency Scalar Control of Induction Motor. (págs. 1-6). Tomsk, Rusia: IEEE. doi:10.1109/SIBCON.2015.7147008
- Díaz Rodríguez, J. L., Cote Uribe, J. E., & Pardo García, A. (16 de Agosto de 2013). Inversor de Potencia PWM Didáctico. *Inversor de Potencia PWM Didáctico*, (pág. 10). Cancún, México. Recuperado el 25 de Mayo de 2017, de http://www.laccei.org/LACCEI2013-Cancun/RefereedPapers/RP030.pdf
- Espinoza Torres, V. K. (2000). *Inversor Trifásico con IGBT's Aplicando Técnica PWM*. Quito. Recuperado el 4 de Agosto de 2017, de http://bibdigital.epn.edu.ec/bitstream/15000/9242/3/T1571.pdf
- Etcheverry, L. (Marzo de 2010). *PEDECIBA*. Recuperado el 10 de Septiembre de 2017, de Arquitectura de un Sistema de Información: http://www.pedeciba.edu.uy/bioinformatica/sibdyw/Clase_3.pdf
- Fairchild Semiconductor. (07 de Febrero de 2001). *All Datasheet.* Recuperado el 8 de Noviembre de 2017, de http://pdf1.alldatasheet.com/datasheetpdf/view/170368/FAIRCHILD/LM78XX.html
- Fuji Electric. (Marzo de 2000). *All Datasheet.* Recuperado el 24 de Agosto de 2017, de IGBT(600V/75A) No. 6MBI75L-060: http://pdf1.alldatasheet.es/datasheet-pdf/view/61084/FUJI/6MBI75L-060.html
- Guevara, S. S. (Septiembre de 2013). *WEG COLOMBIA LTDA*. Recuperado el 12 de Mayo de 2017, de Transformando energía en soluciones: http://ecatalog.weg.net/files/wegnet/WEG-automatizacion-electronica-y-calidad-de-potencia-articulo-tecnico-espanol.pdf
- Gulyaev, A., Fokin, D., Ten, E., & Vlasyevsky, V. (2016). PWM Algorithms Synthesis. *Procedia Engineering, 165,* 1529-1535. Recuperado el 31 de Julio de 2017, de http://www.sciencedirect.com/science/article/pii/S1877705816342503
- Holmes Grahame, D., & Lipo, T. (2003). *Pulse width modulation for power converters: principles and practice.* (Vol. 18). (Wiley-IEEE, Ed.) Recuperado el 10 de Agosto de 2017, de http://ieeexplore.ieee.org/xpl/mostRecentIssue.jsp?reload=true&punumber=5264450
- Ibarra, L., Ponce, P., & Molina, A. (2015). Generalized d-q frame PWM strategy for three-phase electric machinery. *IFAC-PapersOnLine*, 48(ISSN 2405-8963), 1-7. Recuperado el 31 de Julio de 2017, de http://www.sciencedirect.com/science/article/pii/S2405896315002888

- International Rectifier. (Octubre de 1997). *All Datasheet.* Recuperado el 22 de Agosto de 2017, de IGBT IRG4BC30UD: http://pdf1.alldatasheet.com/datasheetpdf/view/216416/IRF/IRG4BC30UD.html
- International Rectifier. (17 de Abril de 2000). *All Datasheet.* Recuperado el 18 de Agosto de 2017, de IGTB IRG4BC30UD: http://pdf1.alldatasheet.com/datasheetpdf/view/68665/IRF/IRG4BC30UD.html
- International Rectifier. (4 de Febrero de 2004). *All Datasheet*. Recuperado el 19 de Agosto de 2017, de DRIVER IR2130/32: http://pdf1.alldatasheet.com/datasheet-pdf/view/68069/IRF/IR2130.html
- International Rectifier. (23 de Marzo de 2005). *All Datasheet*. (IRF, Ed.) Recuperado el 14 de Agosto de 2017, de http://pdf1.alldatasheet.com/datasheetpdf/view/82793/IRF/IR2110.html
- International Rectifier. (23 de Marzo de 2007). *Infineon*. Recuperado el 15 de Septiembre de 2017, de https://www.infineon.com/dgdl/an-978.pdf?fileId=5546d462533600a40153559f7cf21200
- Ledesma Hurtado, A. M., & Ortega Daza, J. H. (2017). *AUTOMATIZACIÓN DEL PROCESO DE DOSIFICACIÓN, MOLIENDA Y GESTIÓN DE MATERIAS PRIMAS DE ALIMENTOS BALANCEADOS*. Santiago de Cali, Colombia. Recuperado el 10 de Septiembre de 2017, de https://red.uao.edu.co/bitstream/10614/9702/1/T07370.pdf
- Llerena Díaz, E. (2015). *Modelado VHDL de estrategias de modulación para convertidores DC/AC para plataforma Semiteach-IGBT*. Madrid, España. Recuperado el 10 de Agosto de 2017, de

https://www.google.com.co/url?sa=t&rct=j&q=&esrc=s&source=web&cd=4&ved=0ahUK Ewj2-

If3vNfVAhWD5iYKHdg8DvcQFgg8MAM&url=http%3A%2F%2Fdspace.uah.es%2Fdspace% 2Fbitstream%2Fhandle%2F10017%2F23247%2FTFG%2520D%25C3%25ADaz%2520Lleren a%25202015.pdf%3Fsequence%3D1&us

- López Mesa, D. J., Camacho Muñoz, G. A., Díaz Chávez, J. O., Gaviria López, C. A., & Bolaños Pantoja, G. (Abril de 2015). A novel hybrid PWM algorithm having superior harmonic performance. *Ingeniería e Investigación, 29*(3), 82-89. Recuperado el 31 de Julio de 2017, de http://www.scielo.org.co/scielo.php?script=sci_arttext&pid=S0120-56092009000100011&Ing=en&tIng=en
- Loranca Coutiño, J. (2013). Análisis de Técnicas de Modulación en Convertidores Multinivel en Cascada Asimétrico (Vol. 1). Cuernavaca, Morelos, México: CENIDET. Recuperado el 2 de Agosto de 2017, de https://www.cenidet.edu.mx/subaca/webelec/tesis_mc/286MC_jlc.pdf
- Marzoughi, A., Imaneini, H., & Moeini, A. (10 de Febrero de 2013). An optimal selective harmonic mitigation technique for high power converters. *International Journal of Electrical Power* & Energy Systems, 49, 34-39. doi:http://dx.doi.org/10.1016/j.ijepes.2012.12.007

- Mohan, N., Undeland, T. M., & Robbins, W. P. (2009). *ELECTRÓNICA DE POTENCIA: Convertidores,* aplicaciones y diseño. México, D. F., México: Mc Graw Hill.
- Monmasson, E., & Cirstea, M. N. (2007). FPGA design methodology for industrial control systems -A Review (Vol. 54). IEEE Transactions on Industrial Electronics. doi:10.1109/TIE.2007.898281
- Núñez Gutiérrez, C., Lira Pérez, J., Cárdenas Galindo, V. M., & Alvarez Salas, R. (Marzo de 2015). Control of a PWM Rectifier with Extended Functions in a Signal Digital Processor. Ingeniería, investigación y tecnología, 10(1), 51-62. Recuperado el 31 de Julio de 2017, de http://www.scielo.org.mx/scielo.php?script=sci_arttext&pid=S1405-77432009000100006&Ing=es&tIng=en
- Pardo, A., & Díaz, J. L. (2004). *Aplicaciones de los convertidores de frecuencia*. Pamplona, Norte de Santander, Colombia: JAVA E.U. Recuperado el 12 de Junio de 2017
- Ramos, G., Melo Lagos, I. D., & Cifuentes, J. (24 de Abril de 2016). High performance control of a three-phase PWM rectifier using odd harmonic high order repetitive control. *DYNA*, 83(198), 27-36. Recuperado el 1 de Agosto de 2017, de http://www.scielo.org.co/scielo.php?script=sci_arttext&pid=S0012-73532016000400003&lng=en&nrm=iso
- Rashid, M. H. (2004). *ELECTRÓNICA DE POTENCIA: Circuitos, dispositivos y aplicaciones*. México: Pearson Education.
- Rectifier, I. (17 de Abril de 2000). *All Datasheet*. Recuperado el 18 de Agosto de 2017, de http://www.tme.eu/en/Document/24ed484604163069d1546ad616559bd6/irg4bc30ud.p df
- Rodríguez Cortés, P. (Enero de 2005). *Aportaciones a los acondicionadores activos de corriente en derivación para redes trifásicas de cuatro hilos*. Barcelona, España. Recuperado el 27 de Junio de 2017, de http://www.tesisenred.net/handle/10803/6295
- Shboul, A., Safi, I., Alhawamdeh, S., & Ghazi Batarseh, M. (2016). Discussing single phase PWM voltage source inverters with different frequency modulation factors. En IEEE (Ed.), 4th International Symposium (págs. 1-5). Belgrade, Serbia: Environment Friendly Energies and Applications (EFEA). doi:10.1109/EFEA.2016.7748791
- Subsingha, W. (2016). A Comparative Study of Sinusoidal PWM and Third Harmonic Injected PWM Reference Signal on Five Level Diode Clamp Inverter. *Energy Procedia*, *89*, 137-148.
 Recuperado el 31 de Julio de 2017, de http://www.sciencedirect.com/science/article/pii/S1876610216300285
- Svensson, J. (1999). *Pulse Width Modulation Techniques*. Electric Power Engineering, Chalmers University of Technology.
- VISHAY. (08 de Abril de 2005). *All Datasheet.* Recuperado el 12 de Agosto de 2017, de High Speed Optocoupler 6N137: http://pdf1.alldatasheet.com/datasheetpdf/view/154057/VISHAY/6N137.html

- Vogel-Heuser, B., Fischer, J., Feldmann, S., Ulewicz, S., & Rösch, S. (19 de Mayo de 2017).
 Modularity and architecture of PLC-based software for automated production Systems:
 An analysis in industrial companies. *Journal of Systems and Software, 131,* 35-62.
 Recuperado el 18 de Septiembre de 2017, de
 http://www.sciencedirect.com/science/article/pii/S0164121217300985
- Zammit, D., Spiteri Staines, C., Apap, M., & Licari, J. (10 de Enero de 2017). Design of PR current control with selective harmonic compensators using Matlab. *Journal of Electrical Systems and Information Technology*, 1-12. doi:http://dx.doi.org/10.1016/j.jesit.2017.01.003
- Zehringer, R., Dewar, S., & Schroderus, P. (2000). *ABB Revista*. Recuperado el 24 de Agosto de 2017, de https://library.e.abb.com/public/3c72b15b03fa8194c1256ddd00346d0a/57-58%20M633%20-%20SPA.pdf